# SimpleCPU

**Repository Path**: Ausar/SimpleCPU

## Basic Information

- **Project Name**: SimpleCPU
- **Description**: 复读一下P7
- **Primary Language**: Verilog
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 8
- **Forks**: 2
- **Created**: 2019-06-26
- **Last Updated**: 2024-08-26

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# SimpleCPU
BY：Ausar
#### 介绍
复读一下P6

乘法、除法器均为verilog手写。除法器有效率以及时序上的优化，但是乘法器是朴素实现。

DUCK-TEST分支是一个顺序双发射的分支
但是这个分支存在着严重的bug
已修复bug的版本不在这个项目内部
顺序双发射属于实验性质的工程，可以作为了解，但是不要直接拿去用