# FPGA_UART

**Repository Path**: RIUSAMA/fpga_-uart

## Basic Information

- **Project Name**: FPGA_UART
- **Description**: FPGA的串口程序，可采取周期发送和触发发送两种模式，功能有：实时监测程序变量、串口输入修改程序内变量。
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2024-02-23
- **Last Updated**: 2024-02-26

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# FPGA_UART

#### 介绍

FPGA的串口程序，可采取周期发送和触发发送两种模式，功能有：实时监测程序变量、串口输入修改程序内变量。

#### 硬件说明

最外层为Vivado 2018.3版本的Xilinx的工程，FPGA型号为ZYNQ-7000系列的AX7020.

#### 软件说明

* uart.v为核心代码，顶层代码调用该模块需要输入时钟、复位信号，链接rx、tx引脚。
* 发送部分：需输入发送的字符以及字符串的长度和字符串发送有效信号，模块会输出tx_cnt表示输出字符地址，跟随其改变输入的字符即可。
* 接收部分：模块会输出键（A~Z）和值（8bit），还会输出翻译状态translate_state，if(translate_state_reg == 2 && translate_state == 0)时代表一句命令接收完毕。
* 模式选择：SEND_MODE=0时为触发发送（当某个值被修改后发送一次），SEND_MODE=1时为连续发送，每隔1s发送一次。
* uart_test.v为演示top文件，vtf_uart_test.v为仿真文件。

#### 使用说明

串口命令格式示范：~P2
1. ~为开始标志，
2. P为键，可在程序中设置不同字母对应不同变量，范围A-Z
3. 2为值，用于赋给对应的变量，范围0-255