# FPGA

**Repository Path**: Zx11111111/fpga

## Basic Information

- **Project Name**: FPGA
- **Description**: 21fpga，代码及作业
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 1
- **Forks**: 0
- **Created**: 2023-11-25
- **Last Updated**: 2025-03-25

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# FPGA

#### 介绍
Quartus II 13.0sp1 (64-bit)
### 21fpga，代码及作业

 **test1** 
使用8-3编码器和七段显示译码器，实现一个简单的抢答器。

 **test2** 
实现百位数(12bits)转3个BCD码，例如：567(00100011
0111)转换得到010101100111

 **test3** 
1.参考例5.2.1，设计一个序列检测器。功能是检测出串行输入数据S中的4位二进制
序列0101（自左至右输入），当检测到该序列时，输入Ou=1:没有检测到该序列时，输
入Out0。要求不考虑序列重叠，如010101的序列中只包含一个0101序列。

 **test4** 
1.按课堂要求进一步修改完善电子钟©clock的设计文件和测试文件，并给出仿真结果。
实验箱的关键信息如下：
(1)系统时钟为12MHz。因此需要设计分频器（计数器），得到1Hz的计时时钟，
和300Hz的动态扫描时钟。
(2)数码管为动态扫描方式。因此需要设计一个3-8译码器，把译码输出连接到数码
管的片选端。
(3)FPGA的引脚信息上课再给。

 **test5** 
基于Verilog和FPGA,设计一个多功能数字时钟eclock,实现以下功能：
1、24小时制的计时功能：
2、1个按键实现复位功能：
3、3个按键实现小时、分钟的加时间和减时间功能：
4、其他功能可自由发挥，比如闹铃等。

#### 软件架构
软件架构说明


#### 安装教程

1.  xxxx
2.  xxxx
3.  xxxx

#### 使用说明

1.  xxxx
2.  xxxx
3.  xxxx

#### 参与贡献

1.  Fork 本仓库
2.  新建 Feat_xxx 分支
3.  提交代码
4.  新建 Pull Request


#### 特技

1.  使用 Readme\_XXX.md 来支持不同的语言，例如 Readme\_en.md, Readme\_zh.md
2.  Gitee 官方博客 [blog.gitee.com](https://blog.gitee.com)
3.  你可以 [https://gitee.com/explore](https://gitee.com/explore) 这个地址来了解 Gitee 上的优秀开源项目
4.  [GVP](https://gitee.com/gvp) 全称是 Gitee 最有价值开源项目，是综合评定出的优秀开源项目
5.  Gitee 官方提供的使用手册 [https://gitee.com/help](https://gitee.com/help)
6.  Gitee 封面人物是一档用来展示 Gitee 会员风采的栏目 [https://gitee.com/gitee-stars/](https://gitee.com/gitee-stars/)