Sign in Sign up
Explore Enterprise Education Blog
Categories
Licenses
MulanPSL-1.0 MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CC0-1.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MPL-2.0 MS-PL MS-RL NCSA OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense WTFPL Zlib
Verilog
All Languages Java JavaScript PHP Python C# Android Objective-C Go C++ HTML C NodeJS Swift TypeScript Ruby Shell Dart CSS Docker Lua Scala Matlab Delphi Rust Visual Basic TeX/LaTeX ASP R Groovy ActionScript Erlang VimL Perl Arduino Assembly FORTRAN QML PowerShell Pascal Clojure Emacs Lisp CoffeeScript Julia AutoHotkey VHDL Haskell Elixir M D Scheme XSLT Common Lisp Racket Vala Logos OCaml DOT Coq Haxe Puppet LiveScript Smalltalk Prolog Eiffel Nemerle Standard ML eC Ada Scilab Awk Slash ColdFusion 微信 Crystal Kotlin SQL Lisp XML C/C++ HTML/CSS 易语言 汇编 其他 Pawn Zephir
Recommend
Stars Recommend Latest Update

项天/OpenGPU2020

Verilog Image Library MIT
41
支持OpenGL ES 1.1的GPU内核
6 months ago

YouXiaoquan/VerilogHDL-Tutorial

Verilog Handbook/Manual/Tutorial GPL-2.0
94
FPGA&VerilogHDL应用设计教程，包括课程思维导图、各章实例、各实验源码、综合实验例程。
7 days ago
5322946 liangkangnan 1578984522

liangkangnan/tinyriscv

Verilog Hardware RISC-V Development Apache-2.0
551
一个从零开始写的极简、非常易懂的RISC-V处理器核。
1 month ago 5 issues

RZJM/Miz702_HDMI

Verilog Hardware
0
基于zynq的HDMI驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2
5 years ago

RZJM/Miz702_VGA

Verilog Hardware
8
基于zynq的VGA驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2 1.480*640 分辨率 2.显示静态彩色图片
almost 5 years ago
Trending Today
Weekly
liangkangnan/tinyriscv
551
一个从零开始写的极简、非常易懂的RISC-V处理器核。
kensang/AXI-to-JTAG-LM IP核（Xilinx Vivado）
1
AXI转JTAG LM（Linear Memory）IP核基于AXI总线，实现了JTAG信号产生、移位和DMA传输的功能
liangkangnan/tinyriscv
551
一个从零开始写的极简、非常易懂的RISC-V处理器核。
hawk/3_ComputerArchitecture
17
计算机体系结构资料
YouXiaoquan/VerilogHDL-Tutorial
94
FPGA&VerilogHDL应用设计教程，包括课程思维导图、各章实例、各实验源码、综合实验例程。
liangkangnan/tinyriscv_vivado
4
tinyriscv移植到Vivado下的工程。
kensang/AXI-to-JTAG-LM IP核（Xilinx Vivado）
1
AXI转JTAG LM（Linear Memory）IP核基于AXI总线，实现了JTAG信号产生、移位和DMA传输的功能
Going to Help Center

Search

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
See more results
Share to
Back to the top