一个从零开始写的极简、非常易懂的RISC-V处理器核。
一个基于 RISC-V 指令集的 CPU 实现(成功移植到野火征途 PRO 开发板),以及从零开始写一个基于 RISC-V 的 RT-Thread~
iFlow用于支持数字芯片后端自动化设计流程,支持skywater130工艺,openroad和iEDA工具。
毕业设计补充材料。基于DSP与FPGA的实时目标跟踪算法实现与验证。
大二计算机组成原理课设,使用Verilog硬件描述语言实现MIPS处理器基本功能,包括MIPS单周期处理器、MIPS多周期处理器以及简单的中断设计
UESTC 微处理器系统结构与嵌入式系统设计课程实验代码
基于紫光同创fpga的目标检测系统,fpga作为视频采集卡,目标检测在上位机实现