# verilog_study

**Repository Path**: fengbohan1/verilog_study

## Basic Information

- **Project Name**: verilog_study
- **Description**: 牛客数字Verilog 刷题。包含源代码和使用iverilog 的仿真环境。
- **Primary Language**: Verilog
- **License**: MIT
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 1
- **Forks**: 0
- **Created**: 2022-08-08
- **Last Updated**: 2024-03-19

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# Verilog 数字电路编程练习

## 一、题目列表

|序号|题目|状态|备注|
|---|---|---|---|
|VL27|不重叠序列检测|完成||
|VL28|输入序列连续的序列检测|完成||
|VL29|信号发生器|完成|用的网上的方法|
|VL30|数据串并转换电路|完成||
|VL31|数据累加输出|完成||
|VL32|非整数倍数据位宽转换24to128|完成||
|VL33|非整数倍数据位宽转换8to12|完成||
|VL34|整数倍数据位宽转换8to16|完成||
|VL35|状态机-非重叠的序列检测|完成|ex代码设计有缺陷，详见代码注释|
|VL36|状态机-重叠序列检测|完成|
|VL37|时钟分频（偶数）|完成|
|数字二倍频|数字二倍频|完成|
## 二、仿真环境使用说明
1. 安装iverilog 和 gtkwave
   ```bash
    sudo apt install iverilog
    sudo apt install gtkwave
   ```
2. 在题目的子目录下，例如vl27。
   ```bash
    make clean run gtk
   ```
   不同题目的**Makefile**可能写的不一样，如果不能正确运行请检查一下**Makefile**