# bosch_upgrade_792

**Repository Path**: figkey/bosch_upgrade_792

## Basic Information

- **Project Name**: bosch_upgrade_792
- **Description**: 基于3EG，使用3路max96792，每路3个VC拆分合并显示
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2024-12-27
- **Last Updated**: 2025-02-19

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# bosch wave3项目

1080p 3通道切换

通过网口切换

其中3路9296的配置可通过接口写入EEPROM实现

# 2024.12.20  需求升级改造

![1734662761373](image/README/1734662761373.png)

由于vivado中demosaic资源消耗太高，需另制作IP或者将4个raw数据流合在一起demosaic

![1734674473212](image/README/1734674473212.png)

解决方案：

![1734940186438](image/README/1734940186438.png)

![1734940211215](image/README/1734940211215.png)

缩放IP修改，由于vpss进行简单行列缩放消耗资源多没有必要，故根据axis流接口，设计水平和竖直方向的降采样，目前只适用于RGB888,1PPC，后续可根据实际修改

![1735110170630](image/README/1735110170630.png)

![1735110243551](image/README/1735110243551.png)


增加嵌入行去除IP，可行

![1735273713791](image/README/1735273713791.png)

# 9路tpg视频拼接效果

多路osd级联进行拼接会降低帧率，若资源足够可插入vdma进行缓冲确保帧率不会降低

![1735110469192](image/README/1735110469192.png)

![1735110347298](image/README/1735110347298.png)

![1735110280050](image/README/1735110280050.png)

# block design

[doc/system.pdf](doc/system.pdf)

[doc/xgpio_i2c_0.pdf](doc/xgpio_i2c_0.pdf)