# fifo

**Repository Path**: hjzboss/fifo

## Basic Information

- **Project Name**: fifo
- **Description**: 同步fifo和异步fifo的代码和仿真
- **Primary Language**: Verilog
- **License**: MulanPSL-2.0
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 1
- **Forks**: 0
- **Created**: 2022-11-13
- **Last Updated**: 2022-11-20

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# fifo

## 介绍

fifo
同步fifo和异步fifo

### 同步FIFO

同步fifo的设计关键在于空和满的判断，用额外的地址位来充当空和满的判断位

### 异步FIFO

异步FIFO的设计难点有多个:
1. 同步问题
2. 跨时钟域亚稳态问题
3. 空满条件判断问题

其中同步问题和亚稳态问题使用双寄存器法配合格雷码来消除
空满条件判断是判断同步后的信号的格雷码，如果高两位相反，其余位相同为满；所有位相同为空