同步操作将从 寇小凯/VHDL Coding 强制同步,此操作会覆盖自 Fork 仓库以来所做的任何修改,且无法恢复!!!
确定后同步将在后台操作,完成时将刷新页面,请耐心等待。
#VHDL Coding 该项目主要列举数字逻辑的基础实验,目的是帮助对数字逻辑感兴趣的通道中人。
实验包括:
1 译码器:学习实验箱的LED数码管及键盘的使用方法,用VHDL设计一款译码器能够结合它们的功能实现一位十进制数据输入和显示。(信号转码值叫编码,码值转信号叫译码)
2 数据选择器:了解三态门电路概念,用VHDL设计4路4位数据选择器并使该数据选择器能够实现高阻态输出。结合实验箱建立必要的辅助电路,验证数据选择器的功能。
3 数值比较电路:使用VHDL行为描述方法设计4位数值比较器。结合实验箱建立必要的辅助电路,验证比较器器的功能。
4 加法器:用VHDL实现8位超前进位加法器(使用结构化描述方式)。结合实验箱建立必要的辅助电路,验证加法器的功能。(串行进位关系表达式 制作一个四位的全加器 元件立化建成八位的全加器)
5 乘法器:利用四位全加器设计4*4乘法器(将做好的封装起来为下面一个做准备)。
6 基本触发器、锁存器:用VHDL语言和图形输入法分别实现RS(锁存器)、D、JK触发器,并进行时序仿真。
7 寄存器:I 用VHDL实现8位寄存器、4*4BIT的ROM和RAM存储器。 II 用VHDL实现能够同时读取两路地址并输出两路数据的随机存储器(RAM),并使得该存储器具有按照两路地址中的任一地址写数据的功能。(拓展成两路的,还有一个写入的和两个输出的)
8 计数器(两个计算器1hz/s):结合试验箱设计一个计数器能够实现24秒计时功能,设计应具备必要的输入输出和起停功能。(同步和异步置数)
9 顺序脉冲发生器:实验(第一秒:产生1000,第二秒:产生0100,第三秒:产生0010,第四秒:产生0001(每一个信号对应一个灯亮))。用VHDL实现一个4节拍的循环脉冲发生器。(跑马灯实验)
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。