# Sonar-acquisition-verilog

**Repository Path**: liukai951119/sonar-acquisition-verilog

## Basic Information

- **Project Name**: Sonar-acquisition-verilog
- **Description**: 使用LTspice设计仿真电路，使用AD进行电路和PCB的绘制，在Quratus II平台使用Verilog语言编写下位机程序，进行16通道同步采集，使用的接口有SPI,RS485,UDP等，下位机接收上位机指令可以改变滤波范围（0-10kHz、0-15kHz、0-20kHz），动态增益（0-40dB）和启停采集，测试达到设计要求。
- **Primary Language**: Verilog
- **License**: MulanPSL-2.0
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 2
- **Forks**: 0
- **Created**: 2022-07-20
- **Last Updated**: 2024-11-17

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# Sonar-acquisition-verilog

#### 介绍
使用LTspice设计仿真电路，使用AD进行电路和PCB的绘制，在Quratus II平台使用Verilog语言编写下位机程序，进行16通道同步采集，使用的接口有SPI,RS485,UDP等，下位机接收上位机指令可以改变滤波范围（0-10kHz、0-15kHz、0-20kHz），动态增益（0-40dB）和启停采集，测试达到设计要求。

#### 软件架构
软件架构说明 使用Quartus II、Modelsim、Altium Designer、LTspice


#### 安装教程

1.  prj文件中data_caiji_send1.qpf文件使用Quartus II打开
2.  在Modelsim对编写的程序进行仿真验证

#### 使用说明

信号调理板PCB
![输入图片说明](%E8%B0%83%E7%90%86%E7%94%B5%E8%B7%AFPCB.png)

采集控制板PCB

![输入图片说明](%E9%87%87%E9%9B%86%E6%9D%BFPCB.png)

下位机RTL视图
![输入图片说明](%E4%B8%8B%E4%BD%8D%E6%9C%BARTL%E8%A7%86%E5%9B%BE.jpg)

部分程序仿真时序图
![输入图片说明](%E4%B8%8B%E4%BD%8D%E6%9C%BA%E7%A8%8B%E5%BA%8F%E9%83%A8%E5%88%86%E4%BB%BF%E7%9C%9F.jpg)

#### 参与贡献

1.  Fork 本仓库
2.  新建 Feat_xxx 分支
3.  提交代码
4.  新建 Pull Request


#### 特技

1.  使用 Readme\_XXX.md 来支持不同的语言，例如 Readme\_en.md, Readme\_zh.md
2.  Gitee 官方博客 [blog.gitee.com](https://blog.gitee.com)
3.  你可以 [https://gitee.com/explore](https://gitee.com/explore) 这个地址来了解 Gitee 上的优秀开源项目
4.  [GVP](https://gitee.com/gvp) 全称是 Gitee 最有价值开源项目，是综合评定出的优秀开源项目
5.  Gitee 官方提供的使用手册 [https://gitee.com/help](https://gitee.com/help)
6.  Gitee 封面人物是一档用来展示 Gitee 会员风采的栏目 [https://gitee.com/gitee-stars/](https://gitee.com/gitee-stars/)