# OC_CPU

**Repository Path**: orange_cat_studio/oc_cpu

## Basic Information

- **Project Name**: OC_CPU
- **Description**: OrangeCat CPU(OC)是一个国产的CPU项目，希望有朝一日可以有所成就
- **Primary Language**: Verilog
- **License**: GPL-3.0
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 2
- **Forks**: 0
- **Created**: 2022-07-10
- **Last Updated**: 2023-03-02

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# OC_CPU

#### 介绍
OrangeCat CPU(OC)是一个国产的CPU项目，希望有朝一日可以有所成就

#### 软件架构
OC CPU 采用 verilog语言描述，目前计划创建五阶段流水线，配置高速缓存，内存控制器，VMM，GPIO，PROT FEAUTURE

#### 安装教程

1.  下载源码，打开终端系统
2.  进入根目录（必须是源码根目录）
3.  然后运行 run.bat 脚本文件
4.  run.bat调用iverilog编译再vcd命令生成仿真波形

#### 使用说明

1.  xxxx
2.  xxxx
3.  xxxx

#### 参与贡献

1.  Fork 本仓库
2.  新建 Feat_xxx 分支
3.  提交代码
4.  新建 Pull Request


#### 特技