本科的时候写的 _(:з」∠)_
_(:з」∠)_
这个项目现在主要用来测试VCS+Verdi环境是否可用 👻
DES Encryption Verilog
use iverilog:
make ivlsim_run
use vcs:
make simv_run
make verdi
Compile verilog files and generate fsdb wave file with Synopsys VCS, then view design and wave in Verdi.
此处可能存在不合适展示的内容，页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容，可点击提交进行申诉，我们将尽快为您处理。
