diff --git a/docs/Application_guide/en/hardware/peripheral-interfaces/GPIO.md b/docs/Application_guide/en/hardware/peripheral-interfaces/GPIO.md
index bec8ab881553e20bde17e3775fa6de2ee9a7fbab..060f18cfd55ab590ca50d3eeb4e06fe891c6a46e 100644
--- a/docs/Application_guide/en/hardware/peripheral-interfaces/GPIO.md
+++ b/docs/Application_guide/en/hardware/peripheral-interfaces/GPIO.md
@@ -121,7 +121,7 @@ Normally, it is divided into two classes- HW debounce and SW debounce.
 
 The purpose of HW debounce is to process the bounce caused by mechanical button and acquire one stable and undisturbed level signal. See following common methods.
 
-##### **RC filter ** 
+##### **RC filter**:
 
 Component 
 
diff --git a/docs/Application_guide/en/hardware/peripheral-interfaces/GPIO_sif.md b/docs/Application_guide/en/hardware/peripheral-interfaces/GPIO_sif.md
index 41403b835440a71548836fadc03af899d9357595..dd5e9cabf998d1025a282f424c207c9fcca9cd23 100644
--- a/docs/Application_guide/en/hardware/peripheral-interfaces/GPIO_sif.md
+++ b/docs/Application_guide/en/hardware/peripheral-interfaces/GPIO_sif.md
@@ -4,7 +4,7 @@ International standard SIF communication protocol. Universal, convenient, single
 
 ## Protocol Introduction					
 
- ![GPIO SIF Bus](../../media/hardware/peripheral-interfaces/GPIO/GPIO_sif_bus.png)
+ ![GPIO SIF Bus](../../media/hardware/peripheral-interfaces/GPIO/GPIO_sif_bus_en.png)
 
 
 
diff --git a/docs/Application_guide/en/media/hardware/peripheral-interfaces/GPIO/GPIO_sif_bus_en.png b/docs/Application_guide/en/media/hardware/peripheral-interfaces/GPIO/GPIO_sif_bus_en.png
new file mode 100644
index 0000000000000000000000000000000000000000..45595ba2560dd7c9c8e270eeefbc097e758c1732
Binary files /dev/null and b/docs/Application_guide/en/media/hardware/peripheral-interfaces/GPIO/GPIO_sif_bus_en.png differ
diff --git a/docs/Application_guide/zh/hardware/peripheral-interfaces/GPIO.md b/docs/Application_guide/zh/hardware/peripheral-interfaces/GPIO.md
index fe5c5c5e8a02074e3e6a6cda47b94ca74836e292..dfcb528f77921f227476a6094f14872cefb777f9 100644
--- a/docs/Application_guide/zh/hardware/peripheral-interfaces/GPIO.md
+++ b/docs/Application_guide/zh/hardware/peripheral-interfaces/GPIO.md
@@ -34,7 +34,7 @@ TTL施密特触发器： 用于处理噪声或不稳定的输入信号。它通
 
 ![gpio_floating](../../media/hardware/peripheral-interfaces/GPIO/GPIO_gpio_floating.png)
 
-黄色的高亮部分显示了数据传输通道，外部的电平信号通过左边编号①的I/O 端口进入芯片内部经过编号②的施密特触发器整形以后送入编号为③的“输入数据寄存器”在“输入数据寄存器”的另一端(编号4) ，CPU通过内部的数据总线可以随时读出I/O 端口的电平变化的状态
+黄色的高亮部分显示了数据传输通道，外部的电平信号通过左边编号①的I/O 端口进入芯片内部经过编号②的施密特触发器整形以后送入编号③的“输入数据寄存器”在“输入数据寄存器”的另一端(编号④) ，CPU通过内部的数据总线可以随时读出I/O 端口的电平变化的状态
 
 #### 上拉输入
 
@@ -42,7 +42,7 @@ GPIO 引脚和电源电压 (VDD) 之间连接有上拉电阻。 因此，当 GPI
 
 ![gpio_pull_up](../../media/hardware/peripheral-interfaces/GPIO/GPIO_gpio_pull_up.png)
 
-与前面介绍的浮空输入模式相比，仅仅是在数据通道上面，接入了一个上拉电阻，这个上拉电阻阻值一般介于30K~50K 欧姆。在I/O口无信号输入的情况下，输入端的电平可以保持在高电平（VDD经过上拉电阻）；并且在I/O端口输入为低电平的时候，输入端的电平就是低电平（可以理解为电阻分压）。
+与前面介绍的浮空输入模式相比，仅仅是在数据通道上面，接入了一个上拉电阻，这个上拉电阻阻值一般介于30K~50KΩ。在I/O口无信号输入的情况下，输入端的电平可以保持在高电平（VDD经过上拉电阻）；并且在I/O端口输入为低电平的时候，输入端的电平就是低电平（可以理解为电阻分压）。
 
 #### 下拉输入
 
@@ -50,7 +50,7 @@ GPIO 引脚与地 (VSS) 之间连接有下拉电阻。 当 GPIO 引脚未被设
 
 ![gpio_pull_down](../../media/hardware/peripheral-interfaces/GPIO/GPIO_gpio_pull_down.png)
 
-对于输入下拉模式的输入，是在数据通道的下部，接入了一个下拉电阻。这个下拉电阻阻值一般介于30K~50K 欧姆。
+对于输入下拉模式的输入，是在数据通道的下部，接入了一个下拉电阻。这个下拉电阻阻值一般介于30K~50KΩ。
 
 #### 模拟输入
 
@@ -66,9 +66,9 @@ GPIO 引脚与地 (VSS) 之间连接有下拉电阻。 当 GPIO 引脚未被设
 
 ![gpio_open_drain](../../media/hardware/peripheral-interfaces/GPIO/GPIO_gpio_open_drain.png)
 
-当CPU 在编号1 端通过“位设置/ 清除寄存器”或“输出数据寄存器”写入数据后，该数据位将通过编号2的输出控制电路传送到编号4 的I/O端口。如果CPU 写入的是逻辑“1 ”，则编号3 的N-MOS管将处于关闭状态，此时I/O 端口的电平将由外部的上拉电阻决定。如果CPU 写入的是逻辑“0 ”，则编号3的N-MOS管将处于开启状态，此时I/O端口的电平被编号3 的N-MOS管拉到了“地”的零电位。
+当CPU 在编号① 端通过“位设置/ 清除寄存器”或“输出数据寄存器”写入数据后，该数据位将通过编号②的输出控制电路传送到编号④ 的I/O端口。如果CPU 写入的是逻辑“1 ”，则编号③ 的N-MOS管将处于关闭状态，此时I/O 端口的电平将由外部的上拉电阻决定。如果CPU 写入的是逻辑“0 ”，则编号③的N-MOS管将处于开启状态，此时I/O端口的电平被编号③ 的N-MOS管拉到了“地”的零电位。
 
-在图中的上半部，施密特触发器处于开启状态，这意味着CPU 可以在“输入数据寄存器”的另一端，随时可以监控I/O端口的状态，通过这个特性，还可以实现了虚拟的I/O端口双向通信：假如CPU 输出逻辑“1 ”，由于编号3 的N-MOS管处于关闭状态，I/O 端口的电平将完全由外部电路决定。因此，CPU 可以在“输入数据寄存器”读到外部电路的信号，而不是它自己输出的逻辑“1 。
+在图中的上半部，施密特触发器处于开启状态，这意味着CPU 可以在“输入数据寄存器”的另一端，随时可以监控I/O端口的状态，通过这个特性，还可以实现了虚拟的I/O端口双向通信：假如CPU 输出逻辑“1 ”，由于编号③ 的N-MOS管处于关闭状态，I/O 端口的电平将完全由外部电路决定。因此，CPU 可以在“输入数据寄存器”读到外部电路的信号，而不是它自己输出的逻辑“1 。
 
 
 
@@ -323,7 +323,7 @@ GPIO 引脚与地 (VSS) 之间连接有下拉电阻。 当 GPIO 引脚未被设
 2. **复杂性增加**：相较于简单的延时消抖，计数器消抖在实现上稍微复杂一些，特别是在有多个按键需要处理的场合。
 3. **可能的延迟**：如果设定的计数器阈值过高，可能导致系统响应的延迟，降低用户体验。
 
-##### **有限状态机 (FSM) **
+##### **有限状态机(FSM)**
 
 工作原理: