# Image_sim

**Repository Path**: quaternary/Image_sim

## Basic Information

- **Project Name**: Image_sim
- **Description**: 基于FPGA的图像处理模块（出自于crazybingo）（将部分IP换为纯Verilog用于跨平台移植）
- **Primary Language**: Verilog
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 6
- **Forks**: 2
- **Created**: 2020-09-05
- **Last Updated**: 2024-08-01

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

<!--
 * #Author       : sterben(Duan)
 * #LastAuthor   : sterben(Duan)
 * #Date         : 2020-02-04 22:52:33
 * #lastTime     : 2020-02-04 22:53:26
 * #FilePath     : \README.md
 * #Description  : 
 -->

# Image_sim

基于FPGA的图像处理模块（出自于crazybingo）（将里面的Intel的shift_RAM以及altsqrt的IP核换为Verilog来实现，方便实现跨平台移植）

含有图像的仿真模块

文件结构基于vscode下FPGA_Develop_Support插件