# Computer-103

**Repository Path**: siger19/103

## Basic Information

- **Project Name**: Computer-103
- **Description**: 103 计算机 现代硬件电路源码
- **Primary Language**: Verilog
- **License**: MIT
- **Default Branch**: master
- **Homepage**: https://github.com/computer-103
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2025-01-22
- **Last Updated**: 2025-01-22

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# 103 计算机 现代硬件电路源码

```
.
├── README.md           # 说明文档
├── core                # 内核部分电路
│   ├── core_top.v          # 内核部分顶层模块
│   ├── arith_unit.v        # 运算器 АУ
│   ├── arith_ctrl.v        # 局部程序发送器 МПД
│   ├── operator.v          # 操作器 БО
│   ├── start_reg.v         # 启动寄存器 ПР
│   ├── select_reg.v        # 选择寄存器 СР
│   ├── pulse_unit.v        # 脉冲分配器 РИ
│   ├── memory.v            # 存贮器 ЗУ & МП
│   └── io_unit.v           # 输入输出电子部件 ЭУВВ
├── shell               # 外壳部分电路
│   ├── shell_top.v         # 外壳部分顶层模块
│   ├── driver_74lv165.v    # 74LV165 串行输入驱动模块
│   ├── driver_74lv595.v    # 74LV595 串行输出驱动模块
│   ├── button_pulse.v      # 按钮-脉冲信号
│   └── switch_level.v      # 开关-电平信号
├── include             # 涉及的外部模块
└── docs                # 文档
```

### Group : [Computer-103](https://github.com/computer-103)

- 5 repositories


  | # | name | lang | fork | star | date |
  |---|---|---|---|---|---|
  | 1. | [hardware](https://github.com/Computer-103/hardware) | Verilog | 1 | 25 | Apr 9, 2022 |
  | 2. | [verify-verilator](https://github.com/Computer-103/verify-verilator) | Verilog | 0 | 5 | Feb 11, 2022 |
  | 3. | [test-program](https://github.com/Computer-103/test-program) | Python | 0 | 1 | Feb 9, 2022
  | 4. | [simulator](https://github.com/Computer-103/simulator) | C | 0 | 5 | Jan 30, 2022
  | 5. | [tape-converter](https://github.com/Computer-103/tape-converter) | C | 1 | 0 | Jan 27, 2022