# ALU verilog implement

**Repository Path**: siyuan16/alu-verilog-implement

## Basic Information

- **Project Name**: ALU verilog implement
- **Description**: Verilog codes to implment ALU into FPGA board
- **Primary Language**: Verilog
- **License**: MIT-0
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 1
- **Forks**: 0
- **Created**: 2024-10-18
- **Last Updated**: 2024-10-18

## Categories & Tags

**Categories**: Uncategorized

**Tags**: Verilog, EC605, Lab

## README

- 将 ALU 植入 FPGA 板的 Verilog 代码：


- 设计中，使用行为 Verilog 设计一个 4 位 ALU。ALU 接收两个 4 位输入，A 和 B，以及
- 并生成一个 4 位输出 Y 和四个一位标志位：N、Z、C
- ALU 的功能定义如下：
- 操作码操作

1. 000 和 a 和 b
1. 001 OR A OR B
1. 010 xor a xor b
1. 011 算术右移 A >> B（算术）
1. 100 逻辑左移 A << B（逻辑）
1. 101 减 A - B
1. 110 加 A + B
1. 111 设置小于 (A<B)？1: 0


- 标记说明如下：
- 标志操作


1. N - 负数 N = 1，当 Y < 0 时
1. Z - 零 Z = 1，当 Y == 0 时
1. C - 结转 C =1 当 A+B 有结转时
1. V - 溢出 当 A+B 有溢出时，V =1