1 Star 3 Fork 2

whik/UART_Demo_Verilog

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
该仓库未声明开源许可证文件(LICENSE),使用请关注具体项目描述及其代码上游依赖。
克隆/下载
贡献代码
同步代码
取消
提示: 由于 Git 不支持空文件夾,创建文件夹后会生成空的 .keep 文件
Loading...
README

串口协议介绍及其Verilog实现

请参考我的博客文章:详解串行通信协议及其FPGA实现

代码工程下载

工程包含:

  • my_uart_rx:串口接收1个字节示例程序
  • uart_tx_8bit:串口发送1个字节示例程序
  • uart_tx_demo:串口每隔500ms循环发送0-9字符

推荐阅读:


我的博客:www.wangchaochao.top

或微信扫码关注我的公众号

空文件

简介

基于Verilog实现的串口发送程序,带奇偶校验位。 展开 收起
取消

发行版

暂无发行版

贡献者

全部

近期动态

不能加载更多了
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
C
1
https://gitee.com/whik/UART_Demo_Verilog.git
git@gitee.com:whik/UART_Demo_Verilog.git
whik
UART_Demo_Verilog
UART_Demo_Verilog
master

搜索帮助