# UART_Demo_Verilog **Repository Path**: whik/UART_Demo_Verilog ## Basic Information - **Project Name**: UART_Demo_Verilog - **Description**: 基于Verilog实现的串口发送程序,带奇偶校验位。 - **Primary Language**: C - **License**: Not specified - **Default Branch**: master - **Homepage**: None - **GVP Project**: No ## Statistics - **Stars**: 3 - **Forks**: 2 - **Created**: 2019-08-23 - **Last Updated**: 2025-02-06 ## Categories & Tags **Categories**: Uncategorized **Tags**: None ## README ### 串口协议介绍及其Verilog实现 请参考我的博客文章:[详解串行通信协议及其FPGA实现](http://www.wangchaochao.top/2019/08/23/UART-Simple/) ### 代码工程下载 - Github工程地址:[https://github.com/whik/UART_Demo_Verilog](https://github.com/whik/UART_Demo_Verilog) - Gitee工程地址:[https://gitee.com/whik/UART_Demo_Verilog](https://gitee.com/whik/UART_Demo_Verilog) 工程包含: - my_uart_rx:串口接收1个字节示例程序 - uart_tx_8bit:串口发送1个字节示例程序 - uart_tx_demo:串口每隔500ms循环发送0-9字符 ### 推荐阅读: - [玄铁910是个啥?是芯片吗?](http://www.wangchaochao.top/2019/07/28/XuanTie-Core/) - [Qt平台下使用QJson解析和构建JSON字符串](http://www.wangchaochao.top/2019/07/23/QJson-Demo/) - [国产处理器的逆袭机会——RISC-V](http://www.wangchaochao.top/2019/04/27/ESBF/) - [真正的RISC-V开发板——VEGA织女星开发板开箱评测](http://www.wangchaochao.top/2019/06/22/VEGA-4/) - [【2019北京国际消费电子博览会】参观总结](http://www.wangchaochao.top/2019/06/30/Beijing-CEE/) - [Qt实现软件自动更新的一种简单方法](http://www.wangchaochao.top/2019/03/31/Qt-Update/) -------- 我的博客:[www.wangchaochao.top](www.wangchaochao.top) 或微信扫码关注我的公众号 ![](https://wcc-blog.oss-cn-beijing.aliyuncs.com/img/%E6%B1%82%E5%85%B3%E6%B3%A8.jpg)