处理器文档导航页

施工中，更多内容敬请期待

视频教程合集
视频部分内容较为滞后，酌情参考。

数据手册

• 小麻雀内核手册
  介绍小麻雀处理器内核的设计思路和各项特性，CSR寄存器的实现方式。

使用手册

若首次使用小麻雀处理器，请仔细阅读以下内容：

• 快速开始
  介绍如何搭建和使用开发环境，走完程序开发、RTL仿真和FPGA逻辑综合流程。

• FPGA综合手册
  介绍小麻雀处理器在FPGA平台上实现的一般方法和注意事项。

• 逻辑仿真手册
  介绍小麻雀处理器的仿真框架。

• 软件开发手册
  BSP的使用方式，IAP SD卡启动的注意事项。

• 系统配置选项
  config.v的系统配置说明

• IAP启动手册
  IAP启动相关说明

小教程

• 详解启动文件
  从RISC-V架构出发，配合视频讲解什么是启动文件？有什么用？如何工作？

• 安装iverilog
  最简洁的iverilog安装教程，适用于windows和linux

名词解释

本工程的专有词汇的释义：
GPR：通用寄存器，指代RISC-V定义的x0-x31寄存器
BSP：板级支持包，提供完整的软件开发环境
APP：处理器可运行的二进制程序
IAP：用于加载外部APP的一种特殊的APP
RTL：寄存器传输级，指代Verilog源代码构成的整个工程
ISA：指令集架构，包含了程序指令、内存结构、中断等一系列定义
trap：陷阱，表示发生广义中断后，程序就像掉入“陷阱”，进入中断服务程序
中断(广义)：广义中断包含了：外设产生的中断；内核产生的异常
中断(狭义)：定时器、串口等外设满足了某种触发条件，向处理器核发起相应的请求，即为中断
异常：不正常的程序行为，导致处理器核的状态发生错误，即为异常
内核：全称“处理器(内)核”，指代剥离了总线桥、外设，具有执行指令功能的一个模块
综合：将Verilog源代码转换为逻辑门网表，通常出现在FPGA/ASIC开发流程
编译：有两种含义；1.编译C语言程序；编译Verilog源代码并用于仿真
仿真：使用iverilog等工具模拟Verilog的行为
器件：指代具体的FPGA芯片
拍：指代时钟周期