# verilog-mem

**Repository Path**: yuan_hp/verilog-mem

## Basic Information

- **Project Name**: verilog-mem
- **Description**: verilog基本存储模块
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 1
- **Forks**: 0
- **Created**: 2025-05-16
- **Last Updated**: 2025-06-20

## Categories & Tags

**Categories**: Uncategorized

**Tags**: Verilog

## README


# 说明 
提供verilog基本的RAM使用模块