代码拉取完成，页面将自动刷新
本文件是 “瞰百易” 计划的一部分，尽量遵循“二项玻”定则，致力于与网络上碎片化严重的现象泾渭分明（这中二魂...）！
本文对应的 Github/Gitee 仓库地址，本文最新的原文 和 一些源码、备查手册等等 均放在里面。
p.s 温馨提示：点个 star 收藏一下回头慢慢看；或者下(白)载(嫖)下来，在 Typora 中阅读； 本文知乎地址（不是最新） ；一个人整理不易，这么丰富的仓库只顾着看和克隆而忘了点 star？。
[TOC]
筛选器件型号的选型、获得器件手册+参考设计+设计要点等文档资料
更多见 额外文档/电子元件官网汇总.pdf。
当作兴趣，交流爱好的社群。
All projects | Hackaday.io，开源硬件项目网站。
硬件设计，立创EDA开源硬件平台，硬件工程师的电路家园。 (oshwhub.com)，开源 PCB 项目分享。
应用方案_ 电路图_ 开发板资料_ 应用设计_ 行业软件_电子工程师资料下载网站-电子芯吧客（www.icxbk.com）。
Projects | CircuitMaker，硬件版 Github。
逆天PCB论坛-逆天电子论坛-电子工程师俱乐部-中国PCB论坛-PCB封装库-全球最大硬件开源网 - Powered by NTpcb，内容丰富。
sindresorhus/awesome: 😎 Awesome lists about all kinds of interesting topics (github.com)。
活到老学到老系列。
PCB 类：
哔哩哔哩 (゜-゜)つロ 干杯~-bilibili，把 B 站放在这里没什么不对吧。
硬件工程师技能树 - 知乎 (zhihu.com)。HardwareDesign: 介绍硬件设计的一些内容 - Gitee.com。走硬件岗的推荐把这个人总结的都值得深深研究研究！
请转到 本文最后一章 “9 优秀参考/书籍/数模电基础（新人必看）”。
那里面有 系统入门、学习的 书籍、视频，还有适合零碎时间翻看汲取各种硬件设计中经验技巧的小文章。
走硬件的人也可看一看下面 硬件岗位描述 一节。
引自从事硬件工作朋友的口述。
“一般是原理图修改、画PCB、跟线工厂贴片生产，以及后面生产完了使用出问题的话，要解决。有的在自己办公室用示波器之类的测，有的时候要到外地去看现场到底出的啥问题。有些需要满足国标的还要跟测试，看EMC，或者其他高低温测试之类的。 最后还有些文档，写写使用手册，维护手册，系统里改改BOM，走走各种流程。”
“首先是项目初期方案评审，主要考虑到项目的可实施性，第二是原理图框架评审，保证你后期设计不会跑偏，再者是原理图评审以及PCB评审，包括整个PCB绘制过程都是由硬件工程师主导。投板后开始写测试用例，其中就包含固件需求文档。板子回来就进入调试过程，这个过程完全脱离固件，你只保证你的硬件没有问题与设计符合就可以，测试完成需要进行测试结果评审查看是否可以转发布，发布完成就要给生产写生产指导文件以及跟踪前期试产，试产完成需要转C4测试这个是由测试部门主导，如果有问题随时反馈硬件工程师，测试不过需要重新设计。主要还是在设计技术和设计理念上下下功夫就好。”
安规设计培训，家电类的3C安规认证依据GB8898或GB4943，这两个强制安规标准是硬件工程师必读必会的。
硬件产品开发30个流程总结参考：离线在 额外文档/硬件产品开发30个流程-一路带飞up-提供.pdf。
调侃硬件设计的一个有趣回答： 为什么电路要设计得这么复杂？ - 知乎 (zhihu.com)。
推荐：硬件工程师技能树 - 知乎 (zhihu.com)。HardwareDesign: 介绍硬件设计的一些内容 - Gitee.com。走硬件岗的推荐把这个人总结的都深深研究研究！
硬件工程师入门——4000字，看这一篇就够了V1.0 (qq.com)。
p.s 免得我这个文章误人子弟，我要反复提醒，本文只非硬件专业的我基于兴趣的长期、大量的做硬件、踩坑的经验总结，想要专业搞硬件的，还需要经过相当专业的理论学习、软件使用和大量实践，每个好的硬件工程师都是大量实践（硬件调试、金钱、时间）喂出来的！
关于焊接，这里放一些经验技巧：
最基本的 PCB 绘制过程 小节里的 SMT 的实用 PCB 经验 一小节。设计原则
分别严肃考虑以下几个方面：
性能：要满足设计要求，并留有一些裕量。
成本：满足性能前提下降低成本，除非科研或全功能测试/调试版本。
兼容性：软硬件兼容（相互影响）、模块化时候接口兼容（压流范围、驱动能力、阻抗、保护等）、多种应用场景兼容、可以反复使用等等。
实施和调试难易程度：综合时间、方案成熟度、是否值得付出大量精力。
方案成熟度：尽量选择成熟方案，选择典型电路，容错强 或 新功能调试版本 开发 的情境下可以适当尝试创新的组合，但要在进入实物制作之前要进行充分的仿真和子单元测试，尽量减少在实际硬件上的错误概率。
实施要点：
如无必要，少增实体！
电路模块化
分为两种层面的 "模块化" ，原理图形式的模块化 和 电路板实体的模块化。
另外要注意的：
更多内容见/额外文档/一篇很完整的元器件选型指南.docx，巧学系列——各种基础器件介绍 (qq.com)。
元器件降额参数基本要求 【一张图概括】元器件降额参数及要求 (qq.com)。
电子元件可靠性：→→ 电子元件可靠性相关专辑 6册 1091页 22.8M ←← - 无源器件/分立半导体 - 电子工程网 (eechina.com)。
【主线剧情 番外01】ARM & SOC 系列快速鸟瞰 - 知乎 (zhihu.com)，PCIe接口及其衍生接口大总结 - 知乎 (zhihu.com)。
更多具体设计相关内容见 电源规范设计 一节，这里是笼统列举。
顶层设计
电源规范设计 一节。确定一些参数
开关电源芯片
即 DC-DC 的 BUCK、BOOST、BUCK-BOOST 和 AC-DC 的 正激、反激 等。
线性电源芯片
即 LDO。
更多具体设计相关内容见 运放设计注意 一节。
括号内为最廉价运放的典型值，即不是各种具有特殊特性运放的参数值，比如主打低噪声的运放、主打低功耗的运放、主打性价比的运放等等。
输入、输出电压范围（供电是否必须双电源，输出是否轨到轨），带宽/摆率/电压转换速率（SR，0.5V/us），开环差模增益（Aod，100dB）/频率响应/伯德图/频带宽（-3dB的频率，0.5~2MHz），放大倍数温漂。
差模输入阻抗（Rid，大于2MΩ），共模输入阻抗，共模抑制比（KCMR，大于80dB）。
输入失调电压（Uio，小于2mV），输入失调电流（Iio，0.22uA），输入偏置电流（Iib，0.37uA），它们的温漂。
功耗（80mW）。
较全面的一文 硬件-TI-OPA - 知乎 (zhihu.com)。
主要参数列举需要考虑：
位数（8、16、24bit 等）。
采集速率。
参考电压范围 和 具体选择（与 位数 一同决定 采集精度）。
输入阻抗（注意阻抗匹配）。
数字接口（SPI、并口总线 等）。
同步采集特性，是否支持多片级联 等。
封装、功耗 等等。
较全面的一文 硬件-TI-ADC - 知乎 (zhihu.com)。
对于电容、电感和电源的一个较全面的科普性介绍：TDK：电力电子，电感和电容产品指南（科普文档） (sohu.com)。
电阻：先考虑类别（贴片电阻、金属膜电阻（稳定）、水泥电阻等等），阻值，功率，精度（E24-5%，E96-1%），温漂，品牌厂家，封装，价格，热噪声。
电容：容值，耐压，材质（优先选：固态，铝聚合物，多层陶瓷电容（MLCC，也有叫“独石电容”）（优先选：NPO（温度稳定性很高，容值小，适合信号处理），X7R（容值范围大，适合电源滤波），X5R（容值可以很大，低压大容值滤波（47uf/100uf 的 6.3V等））），钽电容（大容量的钽电容耐压很低），X/Y安规电容（掉电后不存电，安全）），ESR（等效电阻，要低），纹波电流额定值（rated ripple current），温度特性，泄露电流，封装，寿命年限（一般 10 年就明显老化）。一文看透MLCC，附原厂及代理商名单！ (sohu.com)。
电容 ESR 相关，重要：
注意：MLCC的ESR相比于其它几种电容非常小，因此也就造成上电瞬间充电的电流（瞬时电流）会非常大（打个比方，普通铝电解电容220uf充电瞬时电流 10A 吧，MLCC能干到40A），如果此条链路上有MOS管（比如用P-MOS和BJT等分立元件搭建的线路上的电子开关）等，可能这样很不安全，反复折腾后MOS管可能就挂了，就造成硬件总坏，这时可以考虑加点软起电路，比如MOS的GS极之间加1uf的电容让其缓慢在线性区的开启，不过这样做也会增加 启动时间 和 关闭时间 对于整系统的 多路电源 的 启动顺序 会造成影响，对电路的调整需要从硬件整体考虑。对时序控制要求高的场合，还是用专门的负载开关去处理吧，分立MOS开关搞起来就太折腾了。MOS管电源开关？没想的那么简单 - 知乎 (zhihu.com)。
不同电容的 频率-阻抗 特性不同，每个容值都有一个对应的阻抗最低频率（谐振频率），所以对于重要器件如主控制器、FPGA等，其供电处应将很多、容值从大到小（uf 级别~nf 级别）的贴片电容并联用于对电源的去耦/滤波。相同容量电容的并联时并未展宽低阻抗频带，只是在谐振频率点处的阻抗降低了。多个不同容值（和多个封装大小）的贴片电容并联才可以有效的展宽低阻抗频带。每一个电容对某一个频率段呈低阻抗，外部电源的噪声的这个频率段的分量会在该电容泄放到地，因此好的电源噪声滤波是尽量覆盖全频段的多容值的好电容的并联，即 展宽 低阻抗 的 频带，或描述为 在 更宽的高频带内 使噪声 对地 形成 低阻抗的 泄放通路。
电容Q值计算公式-电子发烧友网 (elecfans.com)，ATC的宽带电容，几乎全频带都是低阻抗！~
用于芯片电源脚旁边 “滤波” 用的电容 可分为 去耦 和 旁路 两种作用，去耦降低线路上的扰动（电源纹波、其它器件的高频或大电流脉动对电源线路的干扰等），也就是泄放高频信号到地，旁路则相当于 “小电池”，电源较远不能及时供上能量的时候就靠 旁路电容 “小电池” 放电供能，而这个电容的 ESR 就相当于 “小电池” 的电源内阻，当然 电源内阻小 放电能力 就强~
重要说明，这里都是 定量分析，属于 “感性”/“想当然” 分析，对于低频、小功率电路无所谓这么多，对于高频电路就要考虑负责的线路和器件的分布参数（等效串并复杂的联电容、电感），需要做仔细、专业的仿真和实测！
电感：Irms 温升电流（电流-温度特性图表），Isat 饱和电流（电流-感值特性图表），直流电阻（DCR），封装/构成类型（电源用的功率电感优先选：一体成型带屏蔽层的 0630/4040 较小封装的功率电感，线艺公司的 扁铜带/扁铜线型（大电流，封装紧凑），铁硅铝（适合做电源滤波的大电流、大感值的功率电感））。
Isat(饱和电流，感值下降20%的电流)，Irms (温升电流，温升20°/40°的电流)相关：功率电感的痛点：两个额定电流Isat , Irms 如何理解？_ 清风度面-CSDN博客_irms。
关于阻容的封装的补充说明：电阻的直插（金属膜电阻）封装比表贴（碳膜电阻）和电容的直插（MLCC独石，NPO或X7R）比表贴（陶瓷，NPO或X7R），要来的更加稳定（精度高、热稳定好），噪声可能更小。对于要求精密、稳定的硬件可选此。
较全面的一文 硬件-基本元件 - 知乎 (zhihu.com)。关于 电阻，电容，电感 比较全面的 参数介绍 和 高速的等效模型介绍。
磁珠：一般手册标100MHz的阻抗，电流能力，内阻（过大电流时候压降就不可忽视了）。
电阻、电容、电感品牌（包括国内、国外品牌）
电阻
美国：AVX、VISHAY威世
日本：KOA兴亚、Kyocera京瓷、muRata村田、Panasonic松下、ROHM罗姆、susumu、TDK
台湾：LIZ丽智、PHYCOM飞元、RALEC旺诠、ROYALOHM厚生、SUPEROHM美隆、TA-I大毅、TMTEC泰铭、TOKEN德键、TYOHM幸亚、UniOhm厚声、VITROHM、VIKING光颉、WALSIN华新科、YAGEO国巨
新加坡：ASJ
大陆：FH风华、捷比信
电容
美国：AVX、KEMET基美、Skywell泽天、VISHAY威世
英国：NOVER诺华
德国：EPCOS、WIMA威马
丹麦：JENSEN战神
日本：ELNA伊娜、FUJITSU富士通、HITACHI日立、KOA兴亚、Kyocera京瓷、Matsushita松下、muRata村田、NEC、nichicon(蓝宝石)尼吉康、Nippon Chemi-Con(黑金刚、嘉美工)日本化工、Panasonic松下、Raycon威康、Rubycon(红宝石)、SANYO三洋、TAIYO YUDEN太诱、TDK、TK东信
韩国：SAMSUNG三星、SAMWHA三和、SAMYOUNG三莹
台湾：CAPSUN、CAPXON(丰宾)凯普松、Chocon、Choyo、ELITE金山、EVERCON、EYANG宇阳、GEMCON至美、GSC杰商、G-Luxon世昕、HEC禾伸堂、HERMEI合美电机、JACKCON融欣、JPCON正邦、LELON立隆、LTEC辉城、OST奥斯特、SACON士康、SUSCON冠佐、TAICON台康、TEAPO智宝、WALSIN华新科、YAGEO国巨
香港：FUJICON富之光、SAMXON万裕
大陆：AiSHi艾华科技、Chang常州华威电子、FCON深圳金富康、FH广东风华、HEC东阳光、JIANGHAI南通江海、JICON吉光电子、LM佛山利明、R.M佛山三水日明电子、Rukycon海丰三力、Sancon海门三鑫、SEACON深圳鑫龙茂电子、SHENGDA扬州升达、TAI-TECH台庆、TF南通同飞、TEAMYOUNG天扬、QIFA奇发电子
电感
美国：AEM、AVX、Coilcraft线艺、Pulse普思、VISHAY威世
德国：EPCOS、WE
日本：KOA兴亚、muRata村田、Panasonic松下、sumida胜美达、TAIYO YUDEN太诱、TDK、TOKO、TOREX特瑞仕
台湾：CHILISIN奇力新、Mag.Layers美磊、TAI-TECH 台庆、TOKEN德键、VIKING光颉、WALSIN华新科、YAGEO国巨
大陆：Gausstek丰晶、GLE格莱尔、FH风华、CODACA科达嘉、Sunlord顺络、紫泰荆、肇庆英达
分类 / 各个类别的区分：
常用到的：
二极管的主要参数：
额定整流电流 IF。
最大整流电流（平均值）IOM，在半波整流连续工作的情况下，允许的最大半波电流的平均值。
最大浪涌电流 IFSM，允许流过的过量的 瞬间的 正向电流。
正向电压降 VF。
最高反向工作电压 VRM，反向击穿电压 VB，通常 VRM 为 VP 的三分之二或略小一些。
反向漏电流 IR，在规定的反向电压条件下流过二极管的反向电流值。
最高工作频率 FM（二极管具有单向导电性的最高交流信号的频率） / 结电容 CJ / 反向恢复时间 Trr。
较全面的一文 硬件-BJT MOSFET - 知乎 (zhihu.com)。
Vds（漏源极电压），Vgs（栅极源极电压），Ids（漏源电流），Rds(on)（导通电阻）。
分布/寄生电容（符号：Cs，Cg。其越小，开关速度越快，开关损耗越小，普通硅基材料 MOS 可选 TI 的 NexFET 型）（防止因 寄生电容 较大 导致 米勒效应（开关过程中停留在米勒平台的时间） 较大 而造成开关损耗大）。
封装（小的 如 SOT-23 一般在 30V/4A 以内，大的如 TO252，还有贴片封装的 MOS 可以具有更好的性能和小巧的封装）。
目前三类 MOS 开关管：硅基（Si），碳化硅（SiC），氮化镓（GaN），目前英飞凌（Infineon）能提供很广泛的 MOS 选型和对应的预驱 IC，官网有不少选型指导手册。下图是三类 MOS 的适用范围：
.jpg)
总结目前适用范围：
以碳化硅为例，相比于 IGBT，其低阻值，高频率和高温工作（250 ℃），可明显将目前大功率变换器小型化，甚将改变工程设计模式。且碳化硅做的二极管，反向过压比硅基的小的多的多。碳化硅的开关管的开关损耗比传统硅基要减少 90%（理想）。
更多：
选型和设计：
保护设计
主要是针对 电源线 的 抗冲击设计 和 对 信号线 的 抗干扰保护（EMS） 与 防电磁辐射（EMI）。
过压，欠压，防反接，软起动——主要针对 电源设计。
过流，过温——主要针对芯片、发热元件，电路板整体散热规划 等。
EMC 电磁兼容性设计，如 瞬态抑制 / 防浪涌，防静电 ESD，RC 抑制尖峰噪声/消火花。共模、差模干扰噪声抑制。
信号的缓冲和隔离。信号隔离（光耦隔离、磁隔离等）。电源隔离（通过变压器线圈在物理上隔离）。
共阻抗地干扰抑制（高频）。
上述保护电路更多细节内容可详看这个，非常实用的各类保护电路的总结：Github Staok/protection-circuits: 对保护电路中的过流、过压、软起动、防反接、通讯和信号隔离、电平转换、防共地干扰、TVS瞬态抑制、共模抑制和电磁兼容做一个大总结 (github.com)。Gitee protection-circuits: 对保护电路中的过流、过压、软起动、防反接、通讯和信号隔离、电平转换、防共地干扰、TVS瞬态抑制、共模抑制和电磁兼容做一个大总结 (gitee.com)。
关于隔离
有总结比较好的资料放在这里。
关于具体的光耦的选择和应用
自恢复保险丝
在 额外文档/具体器件选型/自复保险丝基础.pdf。
晶振
在 额外文档/具体器件/选型晶振的选择.pdf。
.etc
硬件测试（或称可靠性检验）的指标条目、每个项目的测试步骤和测试报告等规范化，还可以包括优化点、解决思路和方案，长期总结与方案的反馈校正等等。
（这条目前对于我个人是空白比较多的，以后慢慢积累）。
电源的测试项
具体文档有 \额外文档\测试相关\电源测试方法.pdf。
包括开关电源和线性电源；每一项都含有最小值、标称值和最大值与单位和测试条件。以下列出项不必全包括，只是列举。
在画原理图和 PCB 之前应该先把所有用到的器件的手册准备好。找器件手册的地方主要有以下几个方法：
芯片所在官网。有的芯片的官网进去太慢或者不提供手册，就略过此法。
0.5 电子类网站收集 小节。大型商城。
0.5 电子类网站收集小节。芯片手册搜索网。
搜索替代型号 道合顺大数据infinigo官网-国产芯片替代查询,datasheet规格书下载,电子元器件IC交易网上商城，一款专门做国产替代芯片查询的搜索引擎，输入芯片型号就可搜索出国产替代芯片型号。
以下网站的收录型号相对较少。
半导小芯-芯片查询工具_芯片替代查询_数据手册查询_规格书查询_datasheet查询_IC查询 (semiee.com)。
丝印反查 芯片丝印反查网 - IC芯片丝印,IC芯片代码,IC芯片印字,IC芯片顶标,SMD code,marking code,top mark (smdmark.com)。
等。
法一：淘宝大法，针对基础器件库。淘宝上有很多卖封装的，也不贵，买一次一劳永逸真的划算，如 源创客 的等。
法二：开源大法，扩充器件库。如：
法三：原厂大法，特殊器件针对性下载。选定大厂的芯片后，一些大厂官网会直接提供该芯片对应的原理图和 PCB 封装，如 TI 等大厂官网对应 IC 页中寻找提供的 PCB 封装进行下载。
举例：如在 TI 搜索器件 CSD18540Q5B CSD18540Q5B 数据表, 产品信息与支持 | TI.com.cn ，在页面下面找到 CAD/CAE 符号 一栏，其下有下载一栏，点进去会跳转到 Ultra Librarian For TI 网站中的封装选择页面，再点击 Choose CAD Formats & Download 按钮，在下一个页面中在 Choose CAD Format(s) 中选择 Altium Designer，然后在 Symbol Pin Ordering 选择 Functional ，再点击 Submit 即可下载封装数据文件，接下来在 AD 软件中使用该封装数据生成封装文件，步骤参考 Ultra Librarian Altium Designer Import。
其他芯片大厂（如 ST 等）的具体芯片型号封装的获取步骤类似。
AD 21 新版软件里面 如何优雅地服用AD 21的在线元件库_哔哩哔哩_bilibili。
法四：经销商/三方大法，针对性下载。如在：
在 Component Search Engine: Free Symbols, footprints, & 3D models 搜索器件并下载封装。
还可以在 AD 软件（AD 17 及以上版本）内安装 Altium Library Loader 组件来脱离网页直接搜索器件并下载器件原理图和封装，如下图所示：
安装和使用的步骤 Altium Designer PCB Library - FREE - Footprints - Symbols - 3D Models (samacsys.com)；
下载地址 Altium Designer Loader Download (componentsearchengine.com)；
桌面版本（Library Loader）下载地址 电子元件搜索引擎 - 免费获取原理图符号、PCB封装和3D模型 (componentsearchengine.com)（在这个网页里翻到最下边可以看到下载按钮）；
FAQ（比如遇到安装不成功等问题看这里） Altium Library Loader FAQ (samacsys.com)。
上面所述的 Altium Library Loader 软件安装包 已经离线在 /PCB LOGO-画法集合-PCB工具-规则文件/LibraryLoaderSetup2v49.msi.zip。
另外，在 贸泽电子 搜索器件并点击下载封装后会跳转到 Component Search Engine 网站，下载步骤同理。
电子器件商城。如立创商城自己维护的库，在立创商城搜索器件后可以得到 立创 EDA 的器件原理图和封装，导出到 Altium 即可，具体步骤参考立创EDA元件转换为AD库封装(Altium Designer)_Mark_md的博客-CSDN博客，如何将嘉立创的原理图封装导入到AD20?，需要注册登录。注：网页端的 “立创 EDA” 导出器件的 AD 格式为 SCH 和 PCB 的文件格式（SchDoc、PcbDoc）而非库文件格式，PCB 文件里面的封装可以直接复制到自己新建的 PCB 库里面，但是 SCH 文件不能复制到自己新建的 SCH 库里面，对于 SCH，可以点击 Design->Make Sch Library 即可生成 SCH 库文件，打开新生成的 SCH 库文件，里面的器件的每个 端口 均可编辑且可以复制到 自己的 SCH 库里面为画原理图而调用；若立创 EDA 导出的原理图文件内包含该器件的多个 Part，这时点击 Make Sch Library 只能生成其中一个 Part 的原理图库，但一样的，只需分别将每个 Part 都 “Make Sch Library” 一次，然后分别复制到自己新建的原理图库的器件的各个 Part 页里面即可（文字描述有些局限，意会吧）。
在 Ultra Librarian 搜索并下载封装 Free Altium PCB Library Online for Footprints & 3D Models | Ultra Librarian，需要注册。如果下载到的封装数据是 CAD File（.bxl）类型的，那么通过 UltraLibrarian 软件 生成 AD 封装步骤参考使用ULIB+Altium Designer绘制元件原理图及封装_dodwind的博客-CSDN博客， 利用UltraLibrarian生成Altium designer原理图、PCB封装_fpga_start博客-CSDN博客，Ultra Librarian下载与安装使用教程_chengoes-CSDN博客，UltraLibrarian 软件下载链接。
最新发现一方法：DigiPCBA
法五：以上方法都没有，是特殊的器件，可以自制。对于原理图，一般元件的引脚和其划分不会特别复杂，应该很快就能画好；对于PCB 封装，常见的可用 AD 的 IPC 自动创建常用封装工具，先选择封装类型，再根据手册设置各种长宽参数，自动生成PCB封装以供使用，不常见的那只能最后的最后才自己画啦，按照芯片手册提供的封装规格，尺寸的单位看准了。
至于 3D 模型若没有，简单的可在 AD 的 PCB 库中的元件上添加 3D 实体（通常在机械1层）自己画，复杂的可去：
等网站下载。
up 北冥有鱼qzs 的 总结：【汇总】都有哪些免费下载PCB封装的网站或者软件（一）_ 哔哩哔哩_bilibili。
- https://www.szlcsc.com/。
- https://componentsearchengine.com/。
- https://www.snapeda.com/home/。
- https://www.pcblibraries.com/。
- https://www.ultralibrarian.com/。
Altium 官方：https://mp.weixin.qq.com/s/U5_yQ3ezFTjMD5twE8RMkA。
凡亿PCB：www.iclib.com 。
3D封装:
个人规范，仅供参考。这里是针对 AD10 版本。
在使用 AD 时候，应先导入我的软件配置和 PCB 规则 Rules 文件，具体文件和方法说明在“AD 软件设置和PCB规则Rules配置文件”文件夹中。
这里是针对 AD10 版本，AD20 以及以后版本 见 AD20 软件设计 一节等。快捷键可以自定。
本人习惯：鼠标滚轮 为 放大缩小 SCH 视图，鼠标右键拖动 为 平移 SCH 视图。
统一的标题栏：每一页原理图都使用 A4 大小，标题栏使用模板文件比如./PCB LOGO-画法集合-PCB工具-规则文件/标题栏模板/A4 - 瞰百易.SchDot，将其复制到 AD20 安装目录下的 /Altium/AD20/Documents/Templates，然后在 SCH 界面的属性栏的 Page Options 的 Formatting And Size 中选 Template，下拉选择 "A4 - 瞰百易" 选项，在属性栏的 参数页面加上 标题、作者、版本号等等信息。
对电路原理图进行电源、主控和其他外设等模组分页绘制（这里仅为示例，没有用 层次原理图设计模式，详看同名章节）；第一页可以是目录页，附文详细说明等，可以再加上历史版本和改动说明；第二页可以是原理图框图；原理图第三页可以加上 电源轨框图 示意。后二者在原理图比较复杂的情况下，很有必要。
可以参考的清晰的原理图：这原理图你打几分？ (qq.com) 里面的图片也放到了下面。
原理图第一页的 目录 规范示意：
原理图第一页的 历史版本 规范示意：
原理图第一页的 目录 和 历史版本 和 说明 兼有，示意：
原理图第二页，硬件系统框图 示意：
原理图第三页，硬件系统电源轨框图 示意：
可以用画框图的工具（draw.io/visio/Xmind 等等）画 该电路的 电源树图（同时也可以是电路框图），并标出 每一路/电源轨 的最大电流，放在原理图内。
顶层设计相关要点：
对于每一页SCH（这里仅为示例，没有用 层次原理图设计模式，详看同名章节）：
各个子模块用线格划分；
并在各个格子里写上子模块名称；
页面右下角写上本页名称，x / Total（x 当前页编号，Total 为总页数），作者和日期；
可在子模块旁边放上实物图片、官方推荐PCB图等方便画原理图；
信号/小电流线用细线，电源/驱动/大电流线用粗线。
原理图作画要布局工整，走线清晰，注释到位！
每个器件的命名。在 Designator 写上准编号，电容是C?，电阻是R?，电感L?，芯片IC?，晶体管Q?，以此类推；在 Comment 写上器件的名称，是具体的型号。
型号名补全，查看器件手册的发货信息（Order information），确定具体的封装、温度范围和功能等的一个器件型号全名，在原理图的器件中写清，方便导出 BOM 表和采购。
原理图中元件标识的规范，供参考，不是必须。如下图（引自野火），电阻原理图的左上角、右上角、左下角和右下角以此标识 Designator、Comment（一般为阻值）、封装和精度，对于电容类似，对于电感要有饱和电流标识，其他器件同理。
更加全面的器件参数标识（来自 iphone 4s原理图）：电容包括标号、容值、误差、耐压、材质、封装，电阻基本同。
网络标识的命名规范。MCU/FPGA/SOC 芯片的GPIO引脚网络标号规范（特定功能引脚就直接标其功能名称即可，这里是针对繁杂GPIO网络标号的规范），这里只自己经验之谈：
MCU：先标所有功能引脚比如电源、复位、BOOT、JTAG、USB、串行通讯口（UART、I2C、SPI、I2S 等等）、网口 等等，最后剩下的用做 GPIO，标法如下：
<mcu型号简称>_<外设英文大写缩写>_<外设的具体引脚名称 或者 功能>，比如：
STM32F4_TIMER1_PWM1、STM32F1_ADC_PA1、STM8S_GPIO_PA6。
实例（这里的尾缀就不加芯片 IO 的编号了）：基于 器件名（或器件类型）_IO性质（数字还是ADC）_IO名（管脚名）。常用于 MCU 的网络命名，其他非 MCU 器件非必须。例如，MCU_IO_KEY1、MCU_IO_TPS5450_EN、DRV_EN_BUCK 等，如下图示意，并且一组的 IO 旁边用黑色竖线括起来，用大括号图形括住最好。
FPGA：先标所有功能引脚比如电源、JTAG、PCIe 等等，然后剩下的用作 GPIO 的引脚，都按照序号顺序，在 FPGA 芯片上由上到下由左到右按顺序标，即可，即 IO1、IO2... 等等这样，要在这些分组的 IO 旁边写上它的 IO 电压。
当 FPGA 芯片用作核心板的时候，为了布线方便可以在插接件上（不按标号顺序）去调整标号，这样在查找 IO 的时候，只要确定了其编号就可以在芯片的原理图上直接找到它连接的 FPGA 引脚和它周围按顺序标号的引脚。
但是如果 FPGA 芯片是在一个大板子上，那么为了布线方便，就不得不在芯片原理图上调整标号的顺序了。
SOC：与 MCU 的大同小异。
一些注意点：
初次研制阶段，可多用 0 欧电阻、磁珠和跳线帽等，留出可以可测试、可断开和可配置的地方，方便逐个电源域、逐个模块的测试电流、功能裁剪等。比如加在电源出口，初次上电前可以先断开，不给后面的的电路供电，上电后测量电压和纹波，合理后，即可再接上，或者可以在此缺口直接测量电流。
原理图画好后该给各个元件建立唯一编号。打开“工具”->“注解”，点 Reset All ，再点“更新更改列表”，最后执行“接受更改”。
对原理图进行编译和查错。依次点 “工程”->“Compile Document” 和 “工程”->“Compile PCB Project”。没错后即可导入PCB。
原理图中一些器件 尤其是接口件，旁边放上实物图，图片设置为内嵌型。可以通过 “放置” 来导入图片到原理图内，也可以从 剪切板 直接复制出来（比如截图后复制、word/excel/ppt 里面直接复制 等等）。
**注意！**更多常用技巧总结在 4 SCH-PCB 设计规范 章节里。
个人规范，仅供参考。
这里是针对 AD10 版本，AD20 以及以后版本 见 AD20 软件设计 一节等。快捷键可以自定。
本人习惯：鼠标滚轮 为 放大缩小 PCB 视图，鼠标右键拖动 为 平移 PCB 视图。
**除了下面的内容，还要全程符合 4 SCH-PCB 设计规范 章节的内容和经验。**下面的内容会与这个有重复的地方，就当做是重要的重提提醒~
如果有双屏幕的话，在画 PCB 的时候我一般会把原理图视图放在左屏（在 AD 软件中将原理图标签拖过去就是），PCB 视图放在右屏，或者相反，这样双屏左右对照着看和画，不用来回切。
先定义PCB规则。点开“设计”->“规则”，主要设置线宽范围，元件最小间距，焊盘的开窗范围，默认过孔尺寸，覆铜类型为直接连接等。
过孔尺寸：焊盘比孔至少大6mil。例如最小孔直径为12mil（0.305mm），焊盘直径至少18mil。更多 PCB 生产 工艺 参数 看 本节后面 “打板” 一段。
本规范已经有 AD 的 PCB 的 规则（Rule）模板，就是按照 上面的 工艺参数 来的，新建 PCB 文件后导入即可，在 PCB 文件中导入 AD20 的 PCB Rules 规则配置文件，参考 "7 AD 导入导出配置文件" 章节（AD的 PCB规则（Rule），最主要的几个就是按照 PCB 厂家的最小加工能力来改参数，比如 嘉立创PCB工艺加工能力范围说明-嘉立创PCB打样专业工厂-线路板打样 (jlc.com)））。
确定板尺寸，划定板形。在 Keep-out Layer 层绘制板边界闭合线，然后执行“设计”->“板子形状”->“按照选择对象定义”。
放置 PCB 原点到 PCB 边界的左下角。依次点击“编辑”、“原点”和“放置”，然后放置原点。
把每个模块包含的所有元件移动到一堆。
首先开启交叉选择，分别打开在原理图和PCB界面的“工具”->“交叉选择模式”选项。
在原理图界面中，选中一个子模块内所有器件，再到PCB界面，点“排列工具”->“在区域内排列器件”（这个经常用，可以设置快捷键，比如 shift+q），在空白区域内拖出一个矩形，此子模块所有的器件便都堆在此矩形区域内。
PCB中显示元件的原名（此步骤非必须；此步骤可以放到最后去做，找缝隙和空白的地方放下器件标号的丝印）。
随便选中一个元件，右键点开“查找相似对象”，都是“any”情况下点“应用”，此时所有器件已全选，再点“确定”，出现“PCB Inspector”窗口，在其中取消选中 “Show Name” 或者 “Show Designator”，打开选中 “Show Comment” 即可。
PCB Inspector 对于多器件批量改属性特别好用。选中要统一修改的器件，然后按 F11 调出 PCB Inspector 窗口，然后在 PCB Inspector 窗口改属性，所选中的多个器件就一同更改了。
多层板（多于 2 层的偶数层）。
将在线 DRC 打开：首选确保 AD 软件设置界面里面的 PCB Editor 里面的 General 里面的 Online DRC 打勾，再 打开 DRC 界面（Tools -> Design Rule Check），在 Rules to check 里面的 Electrical 和 Routing 和 Placement 里面的全部打勾，其它选项的勾选视情况而定。
多参考下面 4 SCH-PCB 设计规范 一节中实用丰富的内容。
元器件布局。
除了较大的插件和较少的芯片，可以将其余的阻容感以及二极管（RCLD）的标号和器件名均 隐藏/不显示，再去布局，等布局、布线都完成之后再显示这些器件的标号再专门摆一遍标号，没空间就摆远一点再用箭头指引，密集的按照器件的布局在一片空白按照对应位置关系摆标号丝印再用丝印线围一圈（业内惯例做法）。
首先规划布局，比如板上有 12V 区域、5V 区域、3V3 区域，先板子划分三大块放这三部分，再各区域内部逐个模块的放置。
间隔充分，模块独立。间隔充分，即高压、低压区域之间要保证 1~2mm 以上的距离，干扰源和敏感区域相互远离，发热源（电源、测流电阻等）要给予散热空间（在 PCB 板上挖空一定区域增加透风，或预留散热器件的安装空间）并摆放在出风口附近等。元件的放置要便于调试和维修。大元件边上不能放置小元件；需要调试的元件周围应有足够的空间。
插件要 SMT 有间隔需求
插件焊点和贴片元件安全间距不足5mm，安全间距不足无法使用波峰焊或选择手焊。
整齐美观，有规律。
考虑 PCB 板 在机箱中的位置和方向。
主要元器件在 PCB 中放好后，锁住其位置（锁住的元件通过 双击 来再选中）。
更多规范请参考 “4 SCH-PCB 设计规范” 章节的内容。
布线。在 布局 阶段进行粗布放，布线的时候再进行精细调整，为 器件之间保持合理间距、更方便布线等。
除非可以混过去的项目，否则坚决不用自动布线（你晓得）（除了用ActiveRouting走内存、总线等线除外）。
先走电源线，从电源入口开始，然后大动脉分离给各个模块；再逐个模块内部走线；最后 MCU IO 等信号线，当前一些关键的信号线优先级更高。
先不手动布地线，地线的布线在下一小节 “后续工作和润色” 中用覆铜和过孔解决，可以先隐藏地线（AD 10 的方法现查）。
对于两层板而言：先走电源线，再走信号线；对于四层板而言：摆好器件，先划分好内电层区域，再走电源线，再走信号线。
确定整个板上大部分走线和过孔的规格，即 各类线的粗细和其过孔孔径 都提前定好。比如信号线均走 410mil，功率线为 20mil60mil 不等，信号线过孔 4/10mil、8/16mil、12/18mil 等，功率线过孔 20/28mil。这些都要提前确定好。关于 线宽、过孔孔径 与 电流之间的关系 详见 “4 SCH-PCB 设计规范” 里面的 “幼稚园级” 一节。过孔不要 密集/紧挨着 排列，相互之间保持一定间距，否则加工易出现 钻孔披锋/金属披锋/铜皮倒刺。
电源线足够粗，功率走线必要时考虑开窗加锡。功率走线可以用覆铜来布线，然后原地复制粘贴一个再换成开窗层，得到整块覆铜的开窗。
走信号线时，模拟信号、高速信号和时钟线优先布线，尽量短。电流和地路径不形成环。即 电源、模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。
关键信号、模拟信号、高频线等等尽量用曲线走线（另外，曲线也蛮好看的），尽量采用菊花链拓扑形式连接而不是总分式；其它的数字低频电路避免直角、锐角、环形、电压/流快速变化的线（尽量短、避免环形）可不用曲线快速地走完。尽量避免信号线形成环路、尽量使环路面积小。
敏感信号包围地线，但也不要太近，减小寄生电容和漏电流影响，与变化的数字信号线隔开。
过孔尽量避免在焊盘、丝印上面（酌情考虑，不是必须）。
检查布线完成情况：工具栏 "Report"，"Board information"，勾上 "Routing information"，点 "Report"，新页面中查看布线的完成情况。如果还差最后几根不容易发现的线，在 PCB 页面中以 shitf + s 显示单独层来查看未连接的线。
查看 有多少个 pin：原理图界面，找到 tools 下面的 parameter manager，只选择 pins 选项，点确定即可查看有多少个（以 xxx objects 显示数量）。
检查不要超过PCB加工工艺指标，重点在 线距（JLC为 0.1mm，尤其是蛇形线容易超）、线宽（5mil 以上）、过孔直径和孔焊盘直径（8/16mil 以上）、丝印层字符大小（60mil 以上）等等。
更多布线规则请参考 “4 PCB 布局布线规范” 章节的内容。
AD 10 的等长线/蛇形线设计：
./PCB LOGO-画法集合-PCB工具-规则文件/AD10教程/AD10 蛇形等长线的画法和规则设定.pdf；后续工作和润色。
检查器件封装，主要是关键少数器件的封装，不确定封装名字的最好对照器件手册的尺寸图实际在 PCB 中量一量实际尺寸。
在规则正确的情况下，执行 DRC 检查，反复几次纠错改错。永远不要手动消除 DRC 报警或报错，要么修改 PCB，要么修改到合适的规则。
板边缘圆润。板上加螺丝定位孔（一般是 3mm 孔径的 螺丝孔）（这一步一般在PCB摆器件时期就搞好了）。
电源芯片下方的 PAD 处仅加一个超大的过孔，而不是一堆小过孔，小过孔会被焊锡堵住。
过大电流的细线可以在 中间/内部空间 开窗（Solder 层在细线内部画线），用于加锡，开窗部分不要超出覆铜区域！
留下必要的测试点（开窗点），直径至少大于 0.4mm，测试点周围至少 2.54mm 空间以内要保持空旷。
加泪滴（选择 线形，非弧形）。如果先覆铜了，那么可以直接加泪滴然后再重铺覆铜即可。teardrop style 选择 line。对于过孔加泪滴，可以设置 泪滴的长宽，按需调整。
检查器件是否重合，最后检查走线，调整走线（距离适中，减少串扰等等）。
插件是否符合 SMT 的安全间距需求，至少 和贴片元件的间距 5mm。
在丝印层加板子的接口（电源、通讯接口等）、Logo 等标识，注意丝印不要被过孔、开窗、器件等覆盖住。
覆铜 & 打过地缝合过孔一条龙：
覆铜。原理图和器件布局时候按照“地”的划分而讲究，覆铜也按照这个讲究来讲究。每一块覆铜之间间隔在 2mm 以上，尤其是高压和低压区域的覆铜（可以先设置不用 自动删除 孤铜，等后面打完过地缝合孔、确保所有地线都连接完毕、每个模块良好接地之后，再全部选择设置自动删除孤铜（勾选 remove dead copper）再全部重复覆铜一遍即可；为了放置覆铜出现小细区域，可以设置 remove necks less than 为 10mil）。
覆铜可以在规则里单独设置与其它网络的间距大小，一般比布线时候设的间距大小要大（比如布线的间距为 6mil，而覆铜要设为 12mil/20mil 等，大一些）。方法参考：
打 接地的 缝合过孔。1、绕着每个单独的模块、单元加大的过覆铜过孔，2、围绕板子四周加一圈过覆铜过孔，3、板子内多加过覆铜过孔增加回流路径。对于第三点：每一个滤波旁路电容的地脚旁边放一个地过孔；每一个芯片底部有尽量完整的地覆铜和过孔；干扰源、易受干扰的器件、高速信号线/关键信号线、模拟线路等等可以用地过孔包围之，形成电磁屏蔽。过孔尽量避免在焊盘、丝印上面（酌情考虑不是必须）。最后注意，要设置一下，过孔不要露铜，要盖阻焊油（AD20 的操作方法见 “AD 20 快捷键 & 绘制技巧” 一节里面的 “过孔盖油” 部分）。
打完过地缝合孔、确保所有地线都连接完毕、每个模块良好接地之后，再选择全部覆铜再设置自动删除孤铜再全部重复覆铜一遍即可。对于覆铜，确保不出现较大的（超过 150mil）死铜、孤铜。覆铜不要有尖端或者细支延申或者存在于焊盘之间的覆铜的细线，可以在要去掉尖端的地方放置多边形占着地方，然后重新更新一下覆铜，尖端的地方就没有了；可以使用 Pour Cutout 画不覆铜的区域，对于高速线/差分线/敏感信号线、高低压区域之间、需要更大间相互距的区域 可以画上 Pour Cutout 表示这里覆铜不要覆盖。敷铜不要有尖锐的边角，四周要圆润。
PCB 画好后，最后执行 DRC 检查！剩余走线、距离过近、过孔的孔径均合适并且孔径一致，等等这些均无错。
（简单地）写一个 “调试说明” 文档。PCB 完成之后 即硬件设计工作基本完成，但在拿到 实物板子之前 还有一段时间，如果板子比较复杂、调试/测试的接口和点位比较多，那么应该趁热打铁 将在设计过程中的 留给调试/测试/使用 时候的东西 和 第一次调试的流程 等等 都做一个记录。
写 第一次上电测试的流程。一般，最开始，应该将电源与后续的电路隔离开（预留的 通过 0R电阻、排针+跳线帽、电子开关 等等方式），先测试电源的性能（电源指标见 1 最基本的设计理念和器件选型 里的 电源 一节），电源好使/不错/达标之后再考虑测试后面电路。电源后面的电路也应该按照模块、区域来逐个测试，比如 低压/高压、小功率/大功率、处理器部分/外设部分 等等分开单独测试。均正常后 才敢 全部联通，进行整板测试。
比如对于我的 通用电源模块 的测试是这么写的：通用电源模块的测试：断开各个电源轨与后面电路的连接，上电，各个电压均正常，使能端可以控制，测空载纹波；每一个电压挨个加负载并看纹波，并记录不同负载下的峰峰值，从轻负载到额定负载；测保护功能。
拼板。
内嵌方式。新建一个PCB，选择“放置”->“内嵌板阵列”或者拼板之类的（不同版本名字不同），选择要拼板的源文件、更改阵列参数和更改间距参数等即可。
注意这种方法是 多个 PCB 源文件 链接 的方式 到 拼板PCB，如果源文件丢失 则 拼板PCB 内 为空（比如只把拼版的 pcb 文件 打包发出去，对方打开会为空），不适合 多个 PCB 合成一个 PCB：AD的拼板工具很好用，但是做的pcbdoc文件嘉立创这边还是不认，要不要优化一下 - 立创社区 (szlcsc.com)。
用特殊粘贴的方式。把要拼的板子的PCB文件复制一份，打开新复制的文件，全选并复制，原点要在最左下角，然后点特殊粘贴，只勾选 “duplicate designator”（如果勾选 “Keep Net Name”，那么多个板同名线会显示未连接），然后点 “粘贴” 或者 “矩阵粘贴”，然后选不进行重新覆铜即可。
注意推荐使用 特殊粘贴 方式。
注意全选的时候，把 “选择滤波器” 保持所有元素都可以选择的状态，才能都选上，再去 特殊粘贴。
注意，多个板子粘贴到同一个 PCB 文件里面时候，如果要用 SMT，则需要 对 拼板后的 PCB 所有器件 标号 重新分配下 保证不重复，选择 Tools->Re-Annotate 即可！
关于 “打板的拼板多收费问题” 见 后面 “打板” 里面相关内容。
后处理。两板的连接处中间加两排或者一排过孔（邮票孔：一般0.8mm大小的非金属化过孔，间距1.1mm，五个为宜），拿到后可直接掰开，掰开后再处理平滑一下边缘，而省去切割；应该注意便于板掰开的过孔要足够多，不用吝啬，如果寥寥几个过孔的话掰开仍然很困难。
后检查。尤其是，原 PCB 中有一些 不焊接的 N.C 器件，拼版之后这些信息消失了，，检查拼板后不焊接的器件，目前还不知道有什么办法在拼版的 pcb 上 标识 不焊接的器件，目前在 SMT 的时候手动再设置这些器件不焊接。
板子之间要用 v cut，邮票孔太难掰了！！！
打板，制板。
PCB 生成厂家 的工艺参数，以嘉立创为例：
最小过孔/焊盘：单双面板：0.3mm(内径)/0.5mm(外径)；多层板：0.2mm(内径)/0.3mm(外径)。换成 mil 单位即：双面板 12mil/18mil（过孔内径/过孔焊盘外径） 和 多层板 8mil/16mil。
最小线宽/线隙（1OZ）：单双面板：0.127/0.127mm(5mil/5mil)；多层板：0.09/0.09mm(3.5mil/3.5mil)。
焊盘边到线边间距：≧0.127mm(极限值)，尽量大于此参数。换成 mil 单位 即 尽量 6mil 以上。
字符高度：≧1mm（特殊字体，中文，掏空字符视情况需更高）。
字符粗细：≧0.15mm（低于此值可能印不出来）。
本规范已经有 AD 的 PCB 的 规则（Rule）模板，就是按照 上面的 工艺参数 来的，新建 PCB 文件后导入即可，在 PCB 文件中导入 AD20 的 PCB Rules 规则配置文件，参考 "7 AD 导入导出配置文件" 章节（AD的 PCB规则（Rule），最主要的几个就是按照 PCB 厂家的最小加工能力来改参数。
PCB 打板下单 时候 最基本 / 最普遍的普通（便宜的） 工艺，以嘉立创为例，下单前技术员必看 (jlc.com)：
板子尺寸，长x宽：10cm x 10cm 以内。
板子数量：5。
板子层数：2/4/6，等等。
板子厚度：1.6mm。
外层铜厚：1盎司（oz.），铜厚、线宽、孔径 与 电流能力 关系 看下面 “4 SCH-PCB 设计规范” 第一节 “幼稚园级” 里面。
阻焊颜色：绿色，其他颜色在焊接、上助焊剂时候可能有掉阻焊、露出铜皮的问题，还是绿色最普遍、阻焊能力比较强。
过孔盖油，一般都选择盖油，除非是调试需求才所有过孔开窗。
多层板需要格外注意层压结构，阻抗匹配 与 内层铜厚等参数 相关，需要比较专业（本人不是硬件专业，不要迷信本文），一般按照 工程里面的 层压结构。
工艺边。
工艺边是为了满足自动化贴片的需要而增加的辅助部分，生产完成之后会被移除，一般设计为 5mm。
一般 SMT 时候会用到 工艺边 用于 固定板子和定位，这个一般 SMT 厂家会帮助去做。
打板的拼板多收费问题：
左边 方式 多个板拼到一起，传到 比如 嘉立创（JLC） 不会被识别为 拼板，拼板会被 多收 N 倍费用，而右边会被识别为拼板，也就是说，拼板后尽量整个板面保持整体 而 不明显 各个板做 分隔，拿到 PCB 实物后 可以用 台锯分割 或者 沿着过孔掰开 或者 使用加工 V cut，都行。
还有，有时候如左图那样，如果遇到人工审核，中间打了很多对方所说的所谓 “邮票孔”，也被视为拼版，所以小心为甚 可以少打一些不那么明显的分割孔，但是也不要太少导致掰开非常费力。
为 SMT 的实用 PCB 经验：
器件数量少、PCB 板面积大的，尽量器件都放到单层，单层 SMT 便宜很多，调试也方便。
两个双层板的进行单层 SMT 的 PCB 板 通过 接插件 或者 焊接 等方式 贴到一块，可以模拟 四层板的 双面 SMT，这个打板会便宜很多。
即：做两个双面板，一个是小一点带半孔可贴在另一个板子， 都单面 SMT，然后贴在一起，那么就是两个双层板+单面 SMT 最后效果等于 四层板+双面 SMT，就便宜很多！
自己回流焊，网上很多教程。需要做钢网，上锡浆，放器件，加热台烹饪，出炉。或者 如果 PCB 器件都比较简单 比如 SOP、SOT 之类的，没有 QFN 之类的 IC 下方也有焊接点，那么钢网也可以不用，上锡浆，上器件，热风枪加热即可。
PCB 实物拿到之后。
**注意！**更多常用技巧总结在 4 SCH-PCB 设计规范 章节 和 ./PCB LOGO-画法集合-PCB工具-规则文件/PCB实验-画板技巧综合.PcbDoc里。
这里没有说到的都与上面 2 SCH 绘制规范和 AD 使用 章节中的一样。
在拖动元件的时候按 "Tab" 键调出元件属性进行参数修改和设置等。
在原理图中器件的属性界面有 "Pin" 标签栏，进去可以选择显示/隐藏引脚标号和名称。
取消高亮：Shift + c，或者右键点 "Clear Filter"。
修改器件移动时的网格，SCH 为修改 "Snap Grid" 参数，PCB 为 ctrl+g 或者在属性中双击 "Grid Manager" 调出 Grid Edtior，修改 Steps 参数；PCB中修改 Steps 可以以准确、固定的间距放置多个器件。
跨图连接器 Off Sheet Connector，尽量不要用，这就像 C 中的 goto 一样容易混乱，要么设计成 层次原理图设计，要么设置网络标号为全局使用（选择 project->project options->options，在 Net ... Scope 中选 "Global ..." 即可）。
...
SCH 中的：
多个相似器件的批量修改，如所有电容的 Designator 修改为 "C?"，或者统一修改封装等等：右击一个器件，点 "Find Similar"，把 Symbol Refrence 选为 same，或者其他选为 same，然后点 Apply，会高亮出所有相似器件，然后鼠标在空白处按住左键拖动框选所有相似器件，便可以在属性栏中批量修改属性，调出属性栏可以按 F11。或者手动单独多选要批量修改的多个器件，然后在属性栏中可以批量修改。PCB 中同理，可用于批量修改封装、修改焊盘/过孔等等，只是在 "Find Similar" 步骤中点 Apply 后相似器件会自动都被选中，直接在属性栏批量修改即可。
按住 shift 拖动一个元件，可以拖出一个复制元件。
原理图编译和查看错误：AD 20 是实时查错的，右下角点 Panels 打开 Message 即可看到，重新编译点 Project 里面的 Validate ... 即可。
...
PCB 中的：（注意，bug 记录会写在最前）
AD 20 遇到 bug 记录：PCB 开始不先前先隐藏一些线（比如 gnd 等），然后走线，然后再在左边 “PCB” 面板 “All Net” 里面选择 显示全部线 有可能显示的线 还是原来 位置的 没有更新，这时 选择 “All Net” 之后 下面一栏会显示所有线，在下面全选所有线，右键 里面 ”Connections“ 先 选择全部 关闭显示，再开启显示，则就正常了。
AD 20 遇到 bug 记录：加泪滴时候，teardrop style 选择 line，选择另外一个 “曲线” 类型泪滴则会有毛刺泪滴！很恶心！
更新 PCB 后会生成一堆 Room，通过 寻找 相同元件 来选中全部 Room 来一同删除而不用一个一个删。
切换 PCB 网格大小和网格类型：Ctrl+g；推荐在摆元件的时候 移动网格 改为 3 or 5mil，走线的时候改为 1mil。
隐藏覆铜：按 L 按键，在视图选项（View Options）中选择关闭覆铜（Polygons）显示；在视图选项（View Options）中还可以关闭 3D 模型显示，等更多选择。
禁止/启用自动吸附：Shift+e（多按几次再试试）。或者，拖动元件，按住 "Ctrl" 的时候器件不会吸附网格而自由移动。
切换三种布线模式（忽略，避开，推挤）：Shift+r。
把选中的器件排列到框里："Tools"，"Component Placement"，".. Within Rectangle"；或者设置个快捷键，可以设置为 Shift+Q。
选择一整条连接的线：选择多条连接线的其中一段再按 tab 即可，这个对于任何线都有效；Ctrl + h 然后单击一条走线可以选择整条线上的所有，这个只对 wire 走线有效。
隐藏线或线类：点右下角的 Panels 里面，打开 名为 “PCB” 的面板，选择线或网络，右击选择 “Connections（连接）” 里面的隐藏即可。在这里也可以对线、线组或差分线对设置不同的颜色（打对勾就显示），来明显区分显示。
覆铜：选择好网络、选择移除死铜、设定移除小于比如 10mil 的铜片和选择 "Pour Over Same Net .."；移动覆铜后，要右键选 "Polygon Actions" 的 "Repour All"。覆铜的属性栏里面的 Actions 里面有重新覆铜、设置网络（再手动点一根要连接的网络的线）、前置/后置和修改（手动画线微调边缘）等。
挖掉一块覆铜：选 Polygon Pour Cutout 工具，在已经覆铜的区域画个框，然后重新覆铜 "Repour All"。
批量放过地孔：给覆铜添加或者围绕某个线添加，选 Tools 的 Via Stitching/Shielding，在里面设置孔连接的网络、孔分布和孔大小等信息，可以选择给整个板面均匀加接地孔（孔间距可以打一些防止孔过多了），也可以选择给信号线的周围围绕着加接地孔，比较方便。
只能选择某种类型要素而其他元素不能被选中，方便只修改某一类元素而防止误碰其他要素：点工具栏的 Selection Filter，哪一项打开哪一项就能被选中，反之不能被选中；一般在覆铜后可以把覆铜 Polygons 关闭使能选中。
调节 PCB 线高亮时候与背景对比的程度：点右下角 Panels，点进 View Configuration，在 View Options 栏中下面调节 Mask and dim，还可以调节 Object Visibility，可以把 覆铜 Polygons 的亮度调低，以区分覆铜和走线、焊盘。
板子镂空：先围绕要镂空的区域画 Keep-out-layer 闭合曲线，然后工具栏选择 Designer，Board Shape，Define Board Cutout，然后围绕刚才画的镂空区域的 Keep-out-layer 闭合曲线 画一圈。
2D 和 3D 视图切换，使用 2 和 3 按键时视图不会同步，使用 Ctrl + Alt +2/3 视图是同步的（暂时不知如何解决使用 2/3 按键是同步视图的）。
过孔盖油。如果发给 PCB 厂家 PCB 文件，可以选择过孔盖油然后由厂家设置，如果不想泄露 PCB 文件而发的是 Gerber 文件，则必须要先设置过孔盖油，否则发过去是默认的，默认过孔是不盖油的。选择全部过孔，打开属性栏 -> 勾选两个 Tented。详见 Altium AD20过孔盖油，通过设计规则实现过孔盖油，简便实用不会造成遗漏出错_Mark_md的博客-CSDN博客。
多层板，我这里一般内电层（负片层）只用于地层而不是电源层。如果有电源层（或者大面积连接电源网络的覆铜），其边缘要内缩 1 ~ 2mm（40mil 以上）（20H 原则）。对于内电层可以设置让其自动内缩 详见 Altium AD20的四层板叠层管理、平面层20H内缩_Mark_md的博客-CSDN博客。
通过 selection filter 可以设置只能选中某一些 PCB 中的元素，比如不能选择覆铜：
在 PCB 定型之后，可以设置 全部不能选择，或者不能选择 Components，防止后面 查看 PCB 时候误操作。
...
器件原理图库绘制的技巧：
更多 AD20 快捷键参考./PCB LOGO-画法集合-PCB工具-规则文件/AD20常用快捷键总结（北冥有鱼）.xlsx。
./PCB LOGO-画法集合-PCB工具-规则文件/标题栏模板/A4 - 瞰百易.SchDot，将其复制到 AD20 安装目录下的 /Altium/AD20/Documents/Templates，然后在 SCH 界面的属性栏的 Page Options 的 Formatting And Size 中选 Template，下拉选择 "A4 - 瞰百易" 选项，在属性栏的 参数页面加上 标题、作者、版本号等等信息。进行原理图设计时，一般都是先设计系统的框图，自顶向下逐层细化。然后使用 CAD 工具进行绘制，先绘制好每一个模块，然后在顶层原理图将其一一作为模块相互连接起来。
一个比较全的示例看 “总线连接” 一节。
顶层以框图形式，方便原理图各个子系统部分模块、固定和规范化，也方便从顶层快速了解整个原理图工程。通常先把各个子系统的局部电路原理图画好，放置好端口 Port，最后在顶层做框图把各个模块连接。以下介绍的是自下而上的画，若是架构设计人员可以自上而下设计。
在所有原理图都是平级的时候（即没有顶层 Top 原理图 SCH 的时候）：当单独使用 Port 或 Net Lable 时候，这两个都是全局作用的；当同时使用的时候，Port 是全局作用的，Net Lable 是局域级别作用的（即所在 SCH 页内）；从电源符号那一栏中拖出的（有 GND、VCC 等各种电源符号）的网络标号总是全局作用的，因为其名字都带 Port（或 Net Lable？）。~~但是当原理图有分层的时候，Port （包括电源符号的 Port）也变成局域级别作用，仅当在上级原理图中用线连接后才会连接。~~这句不确定，电源符号 Net Lable 总是全局作用的，所以每个原理图内的 电源和地 要互相不同，做好区分，比如 AD 模块 原理图内的电源 都标为 AD_Vcc，地都标为 AD_GND，其他模块同理都标为 xxx_Vcc 和 xxx_GND，然后用 Port 引出。
推荐将 AD 软件的线标适用范围改为“分层级的（Hierarchical）”，详看AD 20 软件设置小节。
AD Variant 设置用于在画好的原理图中设置一些不焊接的元器件，即 NC 器件，比较常用到。
其方法记录在\PCB LOGO-画法集合-PCB工具-规则文件\AD Variant 设置\AltiumDesigner20装配变量Variant使用说明 .pdf文件里。
另一个详细的网络文章教程：(1条消息) 硬件工程师必备技能之Variant_地主家也没有余粮啊的博客-CSDN博客。
看图自学。以下原理图源文件在\PCB LOGO-画法集合-PCB工具-规则文件\多层次原理图 总线连接 示例里。
Sheet 2 SCH 图：
Sheet 3 SCH 图：
Sheet 1 SCH 图：创建一个名为 SPI 的 Harness，且引出在其中心引出 Port 名为 SPI。
Sheet 4 SCH 图：引用 名为 SPI 的 Port，创建一个名为 SPI 的 Port，使用 Signal Harness 给该 Port 拉线，则该 Port 会自动变为 Harness 类型，双击该 Port 打开属性，修改 Harness 的类型为 “SPI”（该 “SPI” 名字即上图中 Harness 的名字）。
Top SCH 图：
注意，一个 sheet 的所有 port 都要加上，不能少。
PCB 效果：
原理图中添加 线组（Net Class）和 差分对（Diff Pair）（尽量在原理图中将线分组完成，而不是在 PCB 中手动挨个添加，因为从原理图更新 PCB 时原来在 PCB 单独添加的线组会被清除），并在原理图中对电源线线宽规则、数据线线宽规则和差分线对均设置完成。
添加线组（Net Class）和规则：
（首先确保 工具栏—>Project—>Project Options—>Class Generation 里面的 Gentrate Net classes 勾选，这样设置才能原理图产生线组 Class，软件默认勾选）
Place 中选择（空白处右击选择 Place 或者 原理图界面软件上方工具栏选择 Place 或者在原理图上方的工具栏里面）Directives 里面的 Blanket，包围要添加一个线组的所有线（可以画成不规则形状，关键要在只剩最后一处连接的时候右击完成放置）；再在上述位置找到 Parameter Set，选择后 TAB 键修改参数，在里面 add 一个 Net Class 参数，并写上线组名，可以选择是否显示该参数，推荐 Label 名修改为 “Class _ <线组名>”，然后放置并连接到 Blanket 上面；再添加一个 Parameter Set，add 一个 Rule 参数，选择线宽项，设置线宽，最后放置并连接到 Blanket 上面。如下图所示，这样就将这一组线命名为 “I2S _ LINE” 并设置了线宽规则。然后从原理图更新到 PCB 即可。
如果要设置线组的线不在一块并且也不好用 不规则形状的 Blanket 全部包围住，那么就将这些线的线标单独拿到一块空白区域，然后围住即可。
在 PCB 中查看线组：
添加差分对（Diff Pair）：
每一对差分对的线标有要求，前缀必须相同，后缀必须为 “_ P” 和 “_ N”，软件才会识别。
如下图设置。执行原理图更新到 PCB 操作。在 PCB 视图 中的 左边 “PCB” 栏里上面选择 “Differential Pairs Editor” 即可看见刚刚添加的差分对。也可以不画 Blanket 而在线上直接添加 Differential Pair 标识符，要写好差分对名称。
可以同时添加多组差分对，如下图所示，只要线标名字按照要求即可识别。
差分线对走线：
在 PCB 视图中，工具栏选择 Interactive Differential Pair Routing 在差分线对上走线即可，走完之后还可以用 Interactive Diff Pair Length Tuning 确保差分线等长。
更多差分线的规则设置看“差分走线设计”小节。
手动按照坐标来布局复制
针对多个一样的模块，PCB 中器件摆放/布局都一样化。
按照多个相同 Sheet Symble 的自动布局复制
这种根据多个同样的 Sheet Symble，只要布局好其中一个，其它相同 Sheet Symble 的元件都自动布局复制。其方法在 \PCB LOGO-画法集合-PCB工具-规则文件\多个相同 Sheet Symble 布局复制\Altium Designer 多个相同电路快速布局.pdf文件里。
差分线具有抗干扰能力强、信噪比高、辐射小和带宽容量大等优点，常用于高速链路设计。更多 信号完整性（SI）基本概念说明可见 SI/PI/HS/RF X 和 本科生级一节。
阻抗匹配概念简单入门
p.s 这几个都是入门好文
阻抗匹配是差分线对的输出端、传输路径 和 接收端 三个位置的 阻抗 均相同，从而不会产生信号的反射。“信号源内阻与所接传输线的特性阻抗大小相等且相位相同，或传输线的特性阻抗与所接负载阻抗的大小相等且相位相同，分别称为传输线的输入端或输出端处于阻抗匹配状态，简称为阻抗匹配（引自百度百科）”。
常见信号的阻抗需求
注意下面的信号线的阻抗和推荐线宽，不是电源线~电源线要看电流等再决定线宽。
做阻抗匹配通常为单端阻抗和差分阻抗，前者如 天线 RF（50Ω）、SDIO（50Ω），后者如下：
常见差分线的阻抗：
一般的高频差分信号线均为 85 欧姆 ~ 100 欧姆。
USB 差分信号线阻抗为 90 欧姆（参考设计：信号线 线宽 10mil，线距 6mil，地线和信号线距 6mil）。
PCIe 差分线为 100 欧姆（85 欧姆 到 115 欧姆）。
以太网 差分信号线阻抗为 100 欧姆。
MIPI 差分线阻抗规定为 80 ~ 125 欧姆。
LVDS、HDMI、SATA 差分线阻抗 100±15% 欧姆（参考设计：线宽 10mil，线距 6mil，每两组差分信号线对间距超过 20mil）。
这些 同 PCIe，物理信号线 都是 LVDS 信号线标准。
DDR 走线，尽量不走过孔、信号线等宽、线等距、满足 2W 原则（线中心间距不少于 2 倍线宽）、等长、保证阻抗匹配等。
RS422、RS485、CAN 差分信号的差分阻抗为 120 欧姆，一般在终端并联 120Ω 匹配电阻。
电视信号线 AV 线 是 75 欧姆。
AD 中添加和设置差分线对
输入端和输出端的阻抗从 原理图的电路和IC选型上就能定好，传输过程的阻抗调节有两种方法，设置差分线对的 线宽 和 线距 来产生一定的阻抗，或者差分线对 分别 串联 电阻 进行后期的调整。在 PCB 上走差分线对 需要先 严格的 测算和设置 线宽 和 线距 等，以达到目标阻抗。实际中，若在调试阶段，除了走计算好的差分线之外，还应该添加上 阻容感 元件 的位置用于后期调试的阻抗调整。首先要原理图中添加差分线对：步骤详看“AD 20 快捷键 & 绘制技巧” 小节里面的 “SCH 中” 部分的 “添加差分线对” 部分！
TXLine
Polar Si9000
SaturnPCBToolkit 小工具
对于该软件的介绍 PCB参数计算神器-Saturn PCB Design Toolkit下载及安装指南 8.02 更新 - 吴川斌的博客 (mr-wu.cn)。
本地离线包：SCH&PCB 设计、计算和检查的工具和软件\SaturnPCBToolkit。
嘉立创阻抗计算器
这里的步骤以 嘉立创 提供的计算工具和下单助手提供的阻抗生产选项为准。下面以 USB 差分走线（阻抗一般为 90 Ω）为例。
嘉立创提供的阻抗计算工具。
网页版：嘉立创阻抗计算 (jlc.com)。
手机上：下图。
嘉立创下单助手的 工艺信息 一栏选择 "需要阻抗"，并选择层压结构（一般为第一个 JLC7628）。
在 PCB 的 规则 Rules 中，点进 DiffPairsRouting 栏里，改差分走线的 最小间隙和优选间隙 为步骤1中指定的（7 mil），最小宽度、优选宽度和最大宽度 改为步骤1中指定的（9.72 mil）。
在 SCH 或 PCB 中添加差分对，一个详细步骤文章，另一个详细步骤文章，然后在 PCB 页面中打开 panels 的 PCB 栏，在其中选择 Differential Pairs Editor，可以看到差分对的名称以及其具体的每一个差分线。
在 PCB 界面中选择 "交互式差分对走线" 进行走线。
USB 走线要点
参考：
一般 USB接口：
- USB接口一定要靠近板边放置，便于插拔。
- 串阻、串容以及ESD器件靠近USB接口放置，USB接口接线先通过ESD器件，再供给后级电路，放置静电浪涌电压对后级电路造成影响，也要遵循先防护后滤波的原则，同时器件要与USB接口留有一定的距离，放置手工焊接时器件对接口焊接造成影响。
- 终端匹配电阻应该尽可能靠近连接器放置，电压稳压器也应该尽可能靠近连接器放置。
- USB的数据差分控制90欧姆阻抗，需要包地处理，总长度不要超过1800mil，对内长度误差控制在5mil以内，USB差分走线时尽量避免打孔换层，在每次打孔换层的附近需要放置一对回流地过孔尽可能缩短走线长度，优先考虑对高速USB差分的布线，尽可能的减少在USB信号线上的过孔数和拐角，从而可以更好的做到阻抗的控制，避免信号的反射。
- 高速差分信号尽量走在同一层，避免出现跨分割现象。
- 如果USB定位柱接保护地(外壳地)，在进行地平面分割时需要与GND距离2MM以上，同时在保护区域内多打孔。
Type-C：
- ESD、共模电感器件靠近USB接口，放置的顺序是ESD-共模电感-阻容；同样也要注意ESD和USB的距离，留有1.5mm的间距，考虑后焊的情况。
- Type-C 有RX/TX1-2四组差分信号，两组D+/D-差分信号 ，一共六对差分线，差分信号线要求至少紧邻一个地平面，两侧都紧邻地平面最好。
- 保证差分线的的线问距在走线过程中的一到致性，差分线要尽量等长，如果两根线长度相差大时，可以绘制蛇行线增加短线长度。
- CC1/CC2是两个关键引脚，作用很多：探测连接，区分正反面，区分DFP和UFP，也就是主从配置Vbus，走线时面要加粗处理。
PCIe 走线要点
引自 pcie全面解析（PCIe接口学习笔记） - 百科 - 晓霜阁 (xiaoshuangge.com)。
为保证信号质量，要求PCB LAYOUT时保证：
a． 完整的参考平面。
b． 信号间距不小于20mil。
c． 走线尽量走off-angle 线，或者是圆弧线。
d． 在换层的地方添加回流地via。
e． 尽量避免出现stub 的情况。
f． 如果PCI-e 信号线通过金手指进行通信，则金手指下面需要全部掏空。
尽量把差分对与对之间的间距拉开以减少串扰。
这里是针对 AD20 的操作。
其它重要注意：
关键步骤：
下面给出 3 + 1 方法，第二种和第三种精度高，但第三种操作最方便且通用（你看，本文就是这么干货，口水话几乎没有）。
./PCB LOGO-画法集合-PCB工具-规则文件/创建-收集 PCB Logo 图形/PCB Logo Creator 生成丝印图案的方法.zip 里面。./PCB LOGO-画法集合-PCB工具-规则文件/创建-收集 PCB Logo 图形/LOGO 字体 添加 PCB 图案的方法.zip 。AD20 添加字体logo 视频教程 - 北冥有鱼。PCB个性logo设计-面包板社区 (eet-china.com)。./PCB LOGO-画法集合-PCB工具-规则文件\创建-收集 PCB Logo 图形\各种花活标志/ 里。杂技巧罗列
缩减PCB文件体积 Altium Designer PCB文件太大怎么办-百度经验 (baidu.com)。
AD20、21、22实用技巧教程汇总【20220315】 (qq.com)。
- AD20如何添加字体LOGO
- AD20如何更改标题栏
- Port和Netlabel的区别
- AD20如何精确添加3D封装
- AD20如何显示3D捕捉点
- AD20如何自定义BOM模板
- 如何快速高质量手工PCB贴片
- 如何将嘉立创的原理图封装导入到AD20
- AD20如何高亮显示元器件
- 61个AD20常用快捷键介绍
- 总结AD20常用规则设置
- AD20铺铜相关操作技巧
- 如何计算走线线宽和过孔
- AD20如何复制PCB布局
- AD20如何在原理图中画虚线
- AD20如何制作异形焊盘
- AD20如何邮票孔拼板，V割拼板，添加工艺边、Mark点
- 【PCB拼板重新录制】使用AD20+华秋DFM进行快速PCB拼板
- 从大坝来看GND和铺铜到底该如何处理！
- 如何使用AD脚本输出交互式BOM
- AD21如何调整铺铜间距
- 如何解决AD中拖动元器件，电气走线连接不显示的问题
- 【汇总】都有哪些免费下载PCB封装的网站或者软件（一）
- 【汇总】都有哪些免费下载PCB封装的网站或者软件（二）
- 如何解决交互式BOM显示不全的BUG
- AD21如何修改3D板子的厚度
- AD21如何快速添加LOGO
- 如何解决交互式BOM显示不全的BUG【过程讲解】
- 芯片数据手册中的单词看不懂？英文差？试试这两个工具吧
- AD重新定义PCB边框最容易犯错的地方!
- 如何下载立创EDA的3D封装？
Altium Designer PDN Analyze
原理图对比和 BOM 对比工具
本章 PCB 布局布线规范 主要包括 这几大部分：“幼稚园级”、“本科生级”（这两个是最基本的要领，分别讥称为 “幼稚园小朋友” 要会的 和 “本科生大朋友” 要会的，对号入座） 和 下面的 “各类型电路设计规范或要点”（这里分为多个子部分包括 运放、电源、地分割、EMC 等等）。
首要参考 “最基本的 PCB 绘制过程” 小节中的 “多层板”、“布局”、“布线” 等部分！
走线没有锐角和直角拐弯（包括信号线和电源线）；可以走 T 型线，但其直角转角要做缓和的圆角过渡处理。
元件引脚下的焊盘上尽量不要放过孔。
功率线、信号线尽可能短，功率线要足够粗，必要时应开窗加锡，并且大电流线、电源线之间的间隔应大于30mil，内电层不同区域之间的间隔宽度不小于 40mil。
大电流、高功率的走线及其经过的器件应尽量按照能量流动的 "好走" 的路线布局和布线，尽量减少拐弯和跨层，让其一马平川的流动。
线宽和电流能力关系表：（参考：过 2A 至少要 30~40mil（约 1mm） 线宽）（40mil 约为 1mm，20mil 约为 0.5mm）（1mil = 0.0254mm，1OZ = 0.035mm ≈ 1.4mil）
过孔直径和电流能力关系表：（看工程实践一栏；孔径高于 0.5mm（约 20mil） 时，每增加 0.5mm ，电流能力增加 0.5A ）
推荐过孔孔径：（单位 mm）
PCB走线与电流关系更多参考文档：./额外文档/PCB走线与电流关系.pdf。
多采用星形拓扑结构，少采用菊花链布局，缩短电源的公共回路。
关于电源：
留意差分信号（如 USB 和 CAN 的信号线、运放输入，电流采集的差分电压信号和晶振的差分时钟信号等）要注意线上串阻抗匹配的电阻，或设置差分走线（需要计算和设置 线距、线宽等）。
留意一些大功率的电源类等芯片下方有接地的 PAD（焊盘），不但要开窗裸铜，还要放一个或多个大的过地孔；其它高发热/高功率的器件同理；但要注意芯片地下的焊盘里的过孔孔径不要太大，减少其与芯片管脚短路的风险。
高度较高的两个器件摆放间隔一定距离而不要紧密排列，紧密的话不管 SMT 贴片机 还是 人手工 都不好下手 焊接 和 调试。尽量避免 器件的重叠布局，比如电阻放到数码管地下，返修和测量很不方便，可以在背面。
留下必要的测试点（开窗点），留螺丝孔。
丝印字符方向尽量在两个方向以内，避免人看的时候不断转板子。过孔尽量不要放在丝印上。
用丝印字符和图形 标识出从板子引出的 引脚 功能，接口说明，开关、拨码开关的功能表，LED 指示的功能等。
丝印层画出 LOGO、板子名称、板子版本号 和 防静电（手勿触碰）与高压提醒等标识。
基本绘板过程要点！请看 “最基本的 PCB 绘制过程” 一节的 7、8、9、10、11、12 设计要点，这些是规范的基本步骤！基本！
一涉及到高速、射频，就要考虑寄生电容、寄生电感等电路板上的分布参数对于信号形状的影响！（比如 I2C 的上拉电阻多大，在数字信号频率较高时候，上拉电阻对寄生电容充电 就 让线路电压上升有一定时间，电阻越大上升越慢 就 改变了波形，这只是抛砖引玉，高速接口，仔细设计，板级电磁仿真，查看眼图，软件对其最大带宽进行压力测试等等 一系列操作）
器件布局相关：
“最基本的 PCB 绘制过程” 一节的 “8 元器件布局” 设计要点。
减少一个电路回路所包围的面积，考虑从电源输出正极的电流出去开始一直到回到电源负极的整个路线，要这个路线形成的环所包围的面积尽量小。避免线路形成环、半环。
对于变压器、扬声器、电感等会产生磁场的元件，布局时应注意减少磁力线对于印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。
元件的放置要便于调试和维修。大元件边上不能放置小元件；需要调试的元件周围应有足够的空间。
一个芯片的外围阻容元件应尽量靠近芯片，并尽量接近其所要连接的芯片引脚。例如，电源脚去耦电容靠近电源引脚，电源芯片的反馈电阻要靠近其 FB 反馈输入引脚。
一般遵守电源芯片输入端小电容靠近电源芯片引脚，电源芯片输出端大电容靠近电源芯片引脚。
晶振、继电器、开关电源等强辐射器件远离单板接口连接器至少 1000mil。
高压元件核线路之间要留有空隙，100V 以内至少留 1mm 间隔，线路和元件 与板边缘同理；若对于 100V 以上并且空间小不够开 大于 1mm 的间隙，那么可以做 1mm 宽的板挖空做隔离。
接口电路的滤波、防护、隔离器件、EMC和整流等应该靠近接口放置；如果接口处既有滤波又有防护电路，应该遵从先防护后滤波的顺序。I/O接口电路及功率驱动电路尽量靠近 PCB 板边缘，即大功率器件尽可能放在电路板边缘。
热设计的几个原则：
多层板相关
时钟频率到 5MHz 或脉冲上升时间小于 5 ns（五五准则），则 PCB 板须采用多层板。
考虑板子尺寸、器件和走线密集程度、成本、抗扰和稳定性等，进行多层板划分，可以参考推荐多层板板层设置（很多 PCB 教程 和 书籍均有提到）。多层板的推荐板层分布图：
这里注意，并不必严格按照上图进行划分多层板的叠层，具体问题具体分析。
我的规范建议：
多层板的 第二层 和 倒数第二层（从上往下数）一般为整个地平面层；地平面层要保证大片的完整性，避免异形。
典型四层板板层分布为（由上到下）：
每一个信号层视情况，与内电层的地分割同样的位置，加地网络覆铜，并打地网络的缝合孔（贯穿多层板的连接地网络的过孔）。
多层板中有内电层作为整个地平面时，尽量不要破坏 发出干扰的元件和芯片下方的 地平面的完整性，尽量不要有过孔等破坏地平面完整性。
多层板的关键信号层最好位于两个地平面之间，即其电路模块的上下层所对应的区域都用地平面覆盖。
电源平面应相对于其相邻地平面内缩 5H-20H（H 为电源和地平面的距离，若内缩 20H 则可以将 70% 的电场限制在接地边沿内，内缩 1000H 则可以将 98% 的电场限制在内）。内缩1~2mm（40mil 以上)。
相邻布线层的走线应尽量垂直；实在无法实现垂直而必出现平行的应互相远离，或时钟、总线、射频线等关键信号走线和其他同层平行走线应满足 3W 原则，3W 原则：线中心间距不少于 3 倍线宽（70% 的电场不互相干扰），还有更好的 10W 原则（98% 的电场不互相干扰）。小信号走线尽量远离大电流走线，忌平行，相距要 大于等于 2.0mm。
内电层 / 中间层 的 地分割，要相距稍微大一些，至少 50mil。
电源滤波电容的布线：
关于电容的选择可以看 “电阻，电容，电感” 一节。
更多电源内容见 电源规范设计 一节。
每个集成芯片（数字芯片、MCU等等，10MHz 以下的）至少要布置一个 1uf / 0.1uf 的陶瓷电容（MLCC）；对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容（高频的如数字电路、MCU，10MHz以上的等，可放置 0.01uf）；空间充足还可以在前面加高频去耦电容的情况下再给每个器件芯片加大电容/低频滤波/电源缓冲 的电容比如 10uf / 22uf 等（当然都尽量选择 MLCC 或 固态电容）。
去耦/滤波电容要尽量靠近芯片电源脚，每个芯片电源脚都配置上合理的电容最好；电容之间不要共用过孔；去耦电容引线不能太长。
电源输入端 和 电源输出端 放置大小不同电容的顺序，都是先大后小。
单个电容情况的布线：纹波电流要尽量全部经过电容的引脚。
多个电容情况的布线：纹波电流经过第一个电容产生的热量也比第二个、第三个多，很容易损坏，走线时，尽量让纹波电流均分给每个电容，走线如下图 A、B，也可用图 B 方式走线。
每个滤波、去耦电容的接地端旁边加过地孔（数量视电容容量而定，电源滤波的大容量电容则加一个以上），增加回流通路，减小回流阻抗。
每个环节多用 MLCC 电容，条件允许的话，尤其各种电源输出口，10uf、22uf、47uf 的上就行了（尽量电源输出口用大的就行，比如两个并排的 47uf），因为每个环节都会带来新的噪声，所以每个环节的输入输出尽量多 去耦/旁路电容。
有的 MLCC 电容器件可能容值不对，属于小概率出厂就是坏的，如果对噪声存疑，先测测输入输出的电容容量。
有时候感觉输出纹波仍然比较大，排除了容值不对等滤波环节，以及环路干扰问题，那么加大电容试试。
敏感信号线/关键信号线 和 高频信号线/高速信号线 设计的几个原则：
最基本的 PCB 绘制过程 一节的 “8 布线” 设计要点。PCB 差分走线设计 和 SI/PI/HS/RF X 一节。运放设计注意 一节。1 敏感信号线/关键信号线：
2 高频信号线/高速信号线：
防干扰、防冲击：
防护电路的检查项详看 "1 最基本的电路检查项和器件选型" 章节的 "保护机制"。
更多某些具体地方的规范看下面的 “各类型电路设计规范或要点” 一节。
特别引用：plla1981/PCB-Layout: 多层板的设计 (github.com)，这篇文章概述了叠层排布原则、布局原则、布线原则、阻抗设计、信号完整性、电源完整性、EMC设计、热设计、DFM设计 等内容，感谢分析。特别对电源的画法有很多实例说明。原文已经离线在本地 额外文档\plla1981-PCB-Layout。
小型化是产品开发的必经之路，挑战极限才有竞争力。
比较丰富的 PCB 检查项表格：\PCB LOGO-画法集合-PCB工具-规则文件\SCH&PCB 设计、计算和检查的工具和软件\PCB检查步骤.xls。
丰富的 SCH&PCB 检查表格：\PCB LOGO-画法集合-PCB工具-规则文件\SCH&PCB 设计、计算和检查的工具和软件\电路计算Excel表格合集+检查表CheckList\电子工程师一版成功必备检查项（SCH&PCB CHECK LIST）V0.9-避坑指南.xlsx（引自 公众号 路飞的电子设计宝藏）。
设计方面的检查项，做硬件，想当然，犯大错 (qq.com)，以下：
1、I2C电路都加外部上拉，想当然，某些芯片I2C管脚内部自带上拉。
2、量产过的电路不会有问题，想当然，量可能还不够，问题还未暴露。
3、带横杠标识一端为负极，想当然，钽电容不是。
4、去耦电容是越多越好，想当然，寄生参数也“害人”。
5、电阻阻值随便用，想当然，功耗难解决。
6、SOC不用的GPIO全部悬空，想当然，一堆问题等着你。
7、电容都用小封装，想当然，高容值小封装价值贵死你。
8、选型不考虑价格周期，想当然，买不到货急死你。
9、设计电路不加兼容，想当然，缺货时时有，要防患于未然。
10、省空间，PCB不留测试点，想当然，调试费力不讨好。
11、元器件选型不留余量，想当然，特殊情况“扛不住”。
12、PCB走线越粗越好，想当然，阻抗匹配得考虑。
13、功耗全靠软件调，想当然，硬件设计很关键。
14、PCB走线包地越多越好，想当然，看情况，否则适得其反。
15、图纸不备份，想当然，电脑死机功亏一篑。
设计后期的检查项表格如下图，图源。
下文引自 4 步学会PCB评审 (qq.com)。
步骤一：资料收集和初步验证
- 在开始审阅之前，请确保所有数据手册，参考设计和叠层信息均可用。
- 验证原理图设计并签核。
- Layout DRC，并消除所有错误
- 验证每个元件的封装
- 原理图每个模块分别和PCB对应起来，这样有利于审阅。
- 确保板尺寸正确，并且安装孔在正确的位置且具有一定的允许公差。
- 检查是否有板边的信号
步骤二：布局
- 确保去耦电容尽可能靠近引脚放置。
- RFI和EMC滤波器应尽可能靠近输入输出。
- 提供了足够的空间用于操作和散热器安装。
- 确保正确遵循各个IC的布局指南。
- 考虑回流路径，分析模拟和数字电路是否干扰。 这将引起信号完整性问题。
- 所有有线连接器都放置在电路板的一侧，以保持接地电位尽可能接近。否则可能有天线效应。
- 放置的方式应尽量减小走线长度和交叉。
步骤三：布线
平面
- 确保数字和模拟电路的公共端仅在一个位置连接。
- 每个信号在其下方都有其参考平面。
- 电源线的宽度应与其承载的电流成比例。
- 确保电源平面中的插槽尽可能少，接地平面应连续。
- 任何平面都不应在中间形成空的环路。
- 确保磁性元件和滤波器下方平面挖空，否则会污染平面。
信号
- 除非特别强调，否则不要有多余的Trace。
- 尽量保证SMD器件下无走线
- 敏感模拟信号需要提供保护环
- 所有信号到板边距离至少20mils。
- 高速信号的参考平面中间没有截断
- 根据制造商提供的叠层信息，确定信号阻抗匹配
步骤四：丝印
- 确保IC下或焊盘上没丝印。
- 遵循同向。
- LOGO和版本号等。
电路&PCB计算本地小工具
详见PCB LOGO-画法集合-PCB工具-规则文件\SCH&PCB 设计、计算和检查的工具和软件\里，包括：
零散电路计算工具网页
更多见下面 “4.5 在线/离线 电路仿真计算工具” 章节！
p.s 电源、运放、EMC 和 高速电路等细分领域，看看那些 芯片大厂 对这些方面出的 文档，其晦暗艰深，每一块儿都能够研究一辈子、吃一辈子饭。
p.s 我看过很多在对电路原理没有学习和认知而只管连通、随意走线的别人的板子，要不是我脾气好，否则止不住骂骂咧咧全都当垃圾对待。我也是从那时候过来的，只是如果用心对待，那种状态不会持续超过2年，如果再长，那就过分了属于现学现卖和混子。
运放定性和定量分析，熟练模电书！另外可以看 【手撕运放】运放的“第一原理”式定量分析法 - 知乎 (zhihu.com) / 【直达本质讲运放】运放的“第一原理”式定量分析法_Real-Staok的博客-CSDN博客。
运放选型。熟知运放基本参数，详见 “1 最基本的设计理念和器件选型” 一节的 “运放” 小节（去看一下，里面说的参数选择比较全面，光靠记忆不太中）。
下面引自 ADI 2021.12 线下专题讲座 某个 PPT。
注意滤波器仿真，和滤波器的品质因数 Q。仿真工具详见 “4.3 大厂在线/离线电路仿真工具” 一节。
防止输出信号失真：运放/放大电路 的 摆率/带宽 足够，不合适的放大倍数导致输出超过电源电压。
电路设计注意点：原理图 和 PCB 设计
首先是线路尽量短，运放周围阻容等器件尽量靠近运放引脚。反馈路线尽量短防止形成天线效应容易发射电磁波和容易受到外部电磁环境干扰，输入端口的阻容尽量靠近运放引脚，因为其前一级器件作为能量提供端，其发射的信号经过阻容器件的阻抗作用会变弱，因此变弱后的信号应该经过尽量短的路线进入本运放。
设计跟随时候要考虑：运放接成同相跟随器时，为何有些电路要在负反馈上增加一个电阻？ - 知乎 (zhihu.com)。
一般增益带宽积越大的运放，对这个电阻的取值也越敏感。
不过有一些放大器，你加上这颗电阻，取值也比较合适的话，反而能改善放大器的稳定性，代价是系统带宽略微降低。
精密些的电路、用心设计的电路，最好放到仿真软件里面 做一做频谱图看看，仿真时候也添加一些寄生电容、电感，真实一些。
运放正负输入端的平衡电阻注意： 同相放大器有平衡电阻吗？ - 知乎 (zhihu.com)。
不管同向放大器还是反向放大器，都需要加入平衡电阻，使从运放两输入端看出去的等效电阻相等，这样可以确保运放的输入偏置电流不会产生误差电压。
但是有的运放 看参数 不加也影响不大。
而且：电阻是有电阻热噪声的，这个噪声是电阻的固有属性，只与阻值和温度有关。一个10kΩ的电阻在室温情况下，噪声密度大约12.8nV/√Hz，AD797的输入噪声密度1.2nV/√Hz，OPA209的输入噪声密度2.2nV/√Hz，也就是一个平衡电阻带来的噪声，已经远远高过所选择的运放的输入噪声了。这个噪声在你的电路里有多大影响？噪声对你的电路影响大还是直流误差对你的电路影响大？
所以这个平衡电阻到底要不要，取决于电路的实际情况。
想要提高差分放大器的共模抑制比，电阻的选择是关键！ (qq.com)。
差分放大器电路中的电阻应仔细选择，其比值应相同 (R2/R1 = R4/R3)。这些比值有任何偏差都将导致不良的共模误差。
运放应用要点：引自 实例分析运放7大经典电路 (qq.com)。
运放应用要点：运放使用的注意事项 (qq.com)。
- 运放的输出和输入口上不要直接并电容，要先通过电阻再经过电容。
- 反馈回路的元器件必须要靠近运放，而且 PCB 走线要尽量短，避开干扰源。
- 运放的电源滤波不容忽视，电源的好坏直接影响输出。特别是对于高速运放，电源纹波对运放输出干扰很大，弄不好就会变成自激振荡。所以最好的运放滤波是在运放的电源脚旁边加一个0.1uF的去耦电容和一个几十uF的钽电容，或者再串接一个小电感或者磁珠，效果会更好。
下面引自 ADI 2021.12 线下专题讲座 某个 PPT。
运放应用要点：运放实际应用中常见的8大问题总结! (qq.com)。
运放噪声问题：
下面引自 ADI 2021.12 线下专题讲座 某个 PPT。
- 噪声的概念文章：噪声（Noise）-1 - 知乎 (zhihu.com)，噪声（Noise）-2 - 知乎 (zhihu.com)。
- 功率谱密度的理解：功率谱和频谱的区别_Charles' home-CSDN博客_功率谱和频谱的关系，FFT求频谱图和功率谱密度图_《好好先生》专栏-CSDN博客_功率谱密度图。
- 引用较详细说明运放噪声计算过程的文章：信号链类——放大器噪声计算 - 知乎 (zhihu.com)，运放噪声如何计算？_TaylorLi421的博客-CSDN博客_运放的噪声计算。
- ADI 的 AN-114 介绍了低噪声和噪声计算相关内容：AN-1114_cn.pdf (analog.com)。
电源相关指标见 1 最基本的设计理念和器件选型 章节里 电源 一节。
电源绘制规范。基本规则分为三大块，都搞明白了就自然的知道怎么画了：
电源设计四指标（设计一个好电源，打好整板的 “地基”）：
通用 电源树/电源轨 框图
高价值补充：
Layout：
电源噪声 / 去耦&旁路电容设置：
EEVblog #594 - 怎样测量电源纹波和噪声_哔哩哔哩_bilibili、EEVBlog #1116 - 怎样消除电源纹波_哔哩哔哩_bilibili。这篇文章 【实用】看完这篇，轻松掌握开关电源纹波测量和抑制方法 (qq.com) 就是对前面两个视频的总结。
去耦、旁路电容的作用分析：
只知道芯片旁边加一个电容是不够的！一个简单的小实验，让你马上明白“去耦电容”和“旁路电容”的工作原理_哔哩哔哩_bilibili。
去耦电容、旁路电容 “接地才是关键！”，仿真实验揭示答案_哔哩哔哩_bilibili。
重要概念 多电容并联滤波原理（为什么滤波电容要并联几个小电容，而非用一个大电容） - 知乎 (zhihu.com)。
图示去耦电容布局 退耦电容布局_newzhpfree的博客-CSDN博客。
比肩 LDO 噪声水平的 DCDC IC 消除误解：大电流开关稳压器IC噪声可以降低到接近LDO的数值 - 电源技术 - 电子工程网 (eechina.com)。
合理布局布线 小电源，大讲究 (qq.com)。
示波器测量电源噪声的正确操作：
电源测量小贴士，10 个设计阶段：10_Steps_Power_Supply_48C-60180-cn.pdf (tek.com)，文档离线在\额外文档\10_Steps_Power_Supply_48C-60180-cn.pdf里。泰克官方。
EMC 环节，PCB Layout：
阻尼震荡与振铃问题：Buck的振铃实验与分析 (qq.com)、开关电源的阻尼振荡 (qq.com)。
环路相关：
“合路” 环节，对于低压、小电流用两个二极管来选择即可，对于高压、大电流用第二类或第三类路径切换电路，[protection-circuits/掉电保护 简易自动切换电源轨 at master · Staok/protection-circuits (github.com)](https://github.com/Staok/protection-circuits/tree/master/掉电保护 简易自动切换电源轨)。[掉电保护 简易自动切换电源轨 · 瞰百/protection-circuits - 码云 - 开源中国 (gitee.com)](https://gitee.com/staok/protection-circuits/tree/master/掉电保护 简易自动切换电源轨)。
MLCC 会引起 线路上 瞬时电流很大，若线路上有MOS管则要考虑其参数是否足够，其的保护、软起需要考虑（GS极并联1uf电容等，不过这样做也会增加 启动时间 和 关闭时间 对于整系统的 多路电源 的 启动顺序 会造成影响，对电路的调整需要从硬件整体考虑）。
总结一些降低纹波的经验：
LDO 相关：
通用的：
综合性的优秀参考：
额外文档\plla1981-PCB-Layout。上电时序控制：
.etc
列举能带来噪声的环节：
举例要点：
计算噪声还要考虑电源噪声和运放的电源纹波抑制比。
电源整体远离信号调理电路；电源等为发热源，远离信号调理电路。
降低电源输出纹波，尽量到 10mv 甚至 5mv；小电容换 MLCC / 独石电容，大的电源滤波电容换固态电容（但也不是绝对，过低的 ESR 可能引起电路不稳定）。
一般遵守电源芯片输入端小电容靠近电源芯片引脚，电源芯片输出端大电容靠近电源芯片引脚。
信号调理电路 / 运放电路，低噪声；比如 FET 运算放大器 LT1793，有着很低的噪声和很低的漂移电流；
为避免运放闪烁噪声，可将输入信号调制到高频再进行放大，再解调；或者使用 J-MOS 作为前级放大；或 多路低噪声运放并联。
相关 低噪声运放电路设计，可参考丰富的网络资料，大厂文档，比如 ADI / TI 等等。ADI等超低噪声方面的芯片和经验手册。
运放电路噪声计算 信号链类——放大器噪声计算 - 知乎 (zhihu.com)。
利用导热元件降低温度，降低信号调理电路的温度。电阻采用金属溥膜(低1/f噪声)精密电阻器(0.25W,O.1%)。
每个模块都加地线罩，像手机主板一样，每个模块加屏蔽罩；将放大电路和过滤电路部分放置在法拉第盒子中来屏蔽环境低频噪声。
丰富参考：
要划分这些“地”，防止互相干扰，每一个“地”单独划分区域，单独覆铜。一般是 每个模块各自单点接地。不同电源或地之间可以通过 磁珠 或 0R 电阻 连接，推荐前者，注意电流能力（0805/0603 的 磁珠 的电流能力在其手册有写，1% 0805（1/8W）的 0R 电阻 的电阻最大为 0.01R，电流能力约为 3.5A（3A 左右可能就烧了））。
电源地（PGND），公共地（GND），这俩看作一回事；
模拟电源部分 对应的 模拟地（AGND）；
数字电源部分 对应的 数字地（DGND）；
负载地（外接的电机等大负载进行隔离）；
外接传感器地（外接模块地隔离，或者共模电感隔离）；
机壳地，外壳地；
以下为接地的考虑：
地线原则：
./额外文档/单点接地和多点接地剖析.doc。
更多参考：
关于接地：数字地、模拟地、信号地、交流地、直流地、屏蔽地、浮地_newzhpfree的博客-CSDN博客。
引自《硬件系统工程师宝典》。
EMC（Electromagnetic Compatibility）即电磁兼容性，指在特定的电磁环境下，电子系统或PCB上的电子元器件之间相互协调有序工作的能力。对于EMC，相应的标准有欧洲的CE认证、美国的FCC认证和中国的3C认证，电子产品在各个区域必须符合相应的认证才可以 销售。
**EMC 包含 EMI 和 EMS 两项。**EMI (Electromagnetic Interface)即电磁干扰，指电子系统或PCB上的电子元器件之间在工作时，产生的不利于其他电子系统或器件的电磁能量。EMS (Electromagnetic Susceptibility)即电磁敏感度，指电子系统或PCB上的电子元器件应能接受其他设备或器件的电磁干扰。 **EMC 设计的方法可以分为以下四点：接地、滤波、隔离和屏蔽。**接地能够有效地将噪声导入GND平面，滤波能够将无效的信号频段滤除，隔离能够阻挡噪声的传导干扰，屏蔽能够有效地阻断噪声的辐射干扰。
...
干扰源、耦合途径 和 敏感装置 是 EMC 存在的三个要求。对症下药。
在进行产品的EMC可行性分析时，首先要确定产品定位的区域，从而对应其标准进行相应的测试。对于EMC的可行性分析，可以着重从三个方面入手：隔离（或抑制）干扰源、切断干扰噪声的传输路径和保护受干扰的群体。
引自 单片机硬件设计原则：抗干扰常用方法（学习群：943552345） - 知乎 (zhihu.com)。
- 干扰源。指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。
- 传播路径。指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。
- 敏感器件。指容易被干扰的对象。如：A/D、D/A变换器，单片机，数字IC，弱信号放大器等。干扰的分类干扰的分类有好多种，通常可以按照噪声产生的原因、传导方式、波形特性等等进行不同的分类。按产生的原因分：可分为放电噪声音、高频振荡噪声、浪涌噪声。按传导方式分：可分为共模噪声和串模噪声。按波形分：可分为持续正弦波、脉冲电压、脉冲序列等等。
因此，常用硬件抗干扰技术针对形成干扰的三要素，采取的抗干扰主要有以下手段：
一是，抑制干扰源抑制干扰源，就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中先考虑和重要的原则，常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管后RC抑制来实现。
二是，切断干扰传播路径按干扰的传播路径可分为传导干扰和辐射干扰两类。所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害，要特别注意处理。所谓辐射干扰，是指通过空间辐射传播到敏感器件的干扰。一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感器件上加蔽罩。
三是，提高敏感器件的抗干扰性能提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取，以及从不正常状态尽快恢复的方法。
四是，其它常用抗干扰措施交流端用电感电容滤波：去掉高频低频干扰脉冲。变压器双隔离措施：变压器初级输入端串接电容，初、次级线圈间屏蔽层与初级间电容中心接点接大地，次级外屏蔽层接印制板地，这是硬件抗干扰的关键手段。次级加低通滤波器：吸收变压器产生的浪涌电压。采用集成式直流稳压电源：因为有过流、过压、过热等保护。I/O口采用光电、磁电、继电器隔离，同时去掉公共地。通讯线用双绞线：排除平行互感。防雷电用光纤隔离为有效。A/D转换用隔离放大器或采用现场转换：减少误差。外壳接大地：解决人身安全及防外界电磁场干扰。加复位电压检测电路。防止复位不充分CPU就工作，尤其有EEPROM的器件，复位不充分会改变EEPROM的内容。
EMC（电磁兼容性）下分 EMI（电磁干扰，因发射/排放（Emission）电磁波而对环境的干扰）和 EMS（电磁敏感性，对电磁波干扰的耐受度/抗扰度（Immunity））。EMI 下分 CE（Conducted Emission，传导嗓声）、RE（Radiated Emission，辐射噪声）；EMS 下分 CI（Conducted Immunity，传导抗扰度）、RI（Radiated Immunity，辐射抗扰度），还有 浪涌（Surge）和电压跌落等测试。
EMC 主要用到的器件有：TVS 瞬态抑制管（和 GDT 气体放电管）、ESD 防护器件、Y/X 电容、MLCC（片式多层陶瓷电容）、共模电感、磁珠等；还有 RC 或 RCD 尖峰吸收电路（常见于 AC-DC、全桥驱动 的 MOS 管 D S 极间 等 du/dt 比较大（电压变化剧烈）的地方，di/dt 比较大（电流变化剧烈）的地方可以加 电感 来缓和）。对于 各种电压的 AC、DC 电源接口，以及各种通讯接口，均有 标准/常用 的 EMC 电路供参考。
更多内容参见 参考上文的 “保护机制” 小节。更多内容参见 可以参考在 “保护电路” Github 仓库里面总结比较丰富的 EMC 有关的教材资料、EMC 标准电路和，以及 ESD 器件如 TVS管、共模电感、磁珠等的介绍和选型。详见如下：github + gitee 链接
很有价值的文章：
p.s 本节为专业 PCB 领域，本文作者不涉及。只写一点点概念。
p.s.s 这一块内容，高速电路、SI、PI、阻抗匹配、射频天线 等的设计，专业的来说，非常依靠 电路/电磁场 的仿真软件 的 专业领域。
引自《硬件系统工程师宝典》。
**信号完整性设计，是指设计的系统在信号传输的过程中能够保持信号的时域特性和频域特性，信号从发送端到接收端能够保持正确的时序、幅度及相位等电气参数。**时域分析从时间和信号波形来观察结果，它研究电源和信号实际的波形，与激励信号有关，适用于观测系统的有源、非线性特性。时域分析的优点是直观，有明确的SPEC，如Ripple和Transient等指标供参考；缺点是不容易发现和解决问题，IC器件的电流激励波形难以得到，测量容易受外部噪声的干扰。频域分析会从不同频率和对应的阻抗值来观察结果，它研究的是物理结构本身随频率变化的特性，与激励信号无关，适用于无源、线性、时不变系统。频域分析比时域分析更容易定位和解决问题，容易进行频域仿真，能够清晰地分析Board Package和Die等各部分对系统性能的贡献，不受外部噪声的干扰。
...
系统的信号完整性问题可以归结为5大类：①单网络问题，主要研究单根走线信号的时序、幅度和相位等，引起单根网络信号完整性问题的主要根源是信号的反射问题；②多网络之间的问题，主要研究的是相邻信号（同平面走线、不同平面走线）之间串扰祸合的影响；③信号时序问题，主要研究的是对信号采样的建立时间和保持时间的最大余量设计；④电源完整性问题，主要设计到同步开关输出(SSO)、同步开关噪声(SSN)、因平面谐振引起的电源/地反弹(Ground Bounce)；⑤电磁兼容与电磁干扰问题，主要研究PCB的近场辐射特性与远程辐射特性。
...
电源完整性(Power Integrity)简称PI，指的是电源波形的质量。从广义上讲，PI分析隶属于SI研究的范畴之内，电源完整性是信号完整性的基础。
...
EMC 与 SI、PI 虽然在概念上分的很清晰，但从提高信号质量、完善系统设计的具体措施角度考虑，彼此之间又没有明显的界限。
信号具备信号完整性，是指信号发射端将信号有效的输送到接收端，接收端能够接收到符合逻辑电平要求、时序要求和相位要求的信号。
高速电路（以 100MHz 为界）中 电路元器件参数 和 PCB上的 电磁场分布参数 会共同起 主要作用，影响信号质量。
四类 SI 问题（《信号完整性分析-Eric Bogatin》的一家之言）：
串扰和振铃：串扰是指一个信号被其它信号干扰，作用原理是电磁场耦合。信号线之间的互感和互容会引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压；振铃是因为信号线本身阻抗不匹配导致信号发生反射和叠加，从而使信号出现了振荡波形。
避免反射问题最基本的要做阻抗匹配：高频电路源与目的之间的阻抗匹配非常重要，错误的匹配会带来信号反馈和阻尼振荡。过量地射频能量则会导致 EMI 问题。此时，需要考虑采用信号端接；滤波器选型的阻抗失配准则：对低阻抗噪声源，滤波器需为高阻抗（大的串联电感）；对高阻抗噪声源，滤波器就需为低阻抗（大的并联电容）；降低敏感线路的输入阻抗有效减少引入干扰的可能性；LC滤波器 在低输出阻抗电源和高阻抗数字电路之间，需要LC滤波器，以保证回路的阻抗匹配；降低敏感线路的输入阻抗。
对症下药，简单地说为：
PCB 差分走线设计 一节！！电源规范设计 一节 和下面 电源完整性（PI）分析。EMC 电磁兼容设计 一节。引自《硬件系统工程师宝典》。
在进行高速PCB设计时，考虑到PCB设计的实际操作，在操作中需要考虑的主要因素有PCB叠层结构(PCB Layer Stackup )、阻抗(Impedance)、器件互连的拓扑结构(InterconnectTopologies )、延迟(Delay Matching)、串扰(Cross Talk)、时序(Timing)、电源完整性(Power Integrity)、电磁兼容和电磁干扰分析(EMC and EMI)。
引自百度百科。
阻抗匹配网络的目的是为了解决功率传输时阻抗不匹配的问题，可以通过集总参数元件（比如电容、电感）或者分布参数元件（微带线）来实现，前者主要用于较低频率，后者主要用于更高的频率。
阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达到所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。史密夫图表上。电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿着代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。更多概念 阻抗匹配_百度百科 (baidu.com)。
差分线 以及 阻抗匹配，会大概率遇到，对于非硬件人员可能属于需要稍稍会做的内容，其更多内容可看“PCB 差分走线设计”一节。
更多好文参考：
引自《硬件系统工程师宝典》。
电源完整性研究的是电源分配网络(Power Distribution Network, PDN )，包含电源的源头、供电模块VRM、PCB上的储能电容和去耦电容、PCB上的电源和地平面、芯片封装内的电源和地网络、Die上的电容。
...
在电源系统中，噪声是影响电源完整性的一个主要性问题，明确了电源噪声的来源，就能在设计中尽可能地去避免或在出现问题的地方解决问题。
电源完整性可以通过波形观察，用于确认电源末端的电压及电流、纹波等是否符合需求。主要看 DC-DC 开关电源的电压降与电源纹波，只有满足一定性能指标的电源才能保证单板长期运行稳定。
电源完整性的测量：
...
更多精华网文教程：都是大赞好文~
高速 PCB 设计指南系列（16篇文章）：高速PCB设计指南系列（一）_newzhpfree的博客-CSDN博客。
——
高频相关
高于 1GHz 信号的线路属于高频范畴，如 LPDDRx、PCIe、天线 等。
对于高频电路，需要考虑元件之间的分布参数的影响。
见本文的差分布线规范的小节如 PCB差分走线设计 和 本科生级 里面的等。
射频相关
首先是 电磁波与电磁场 相关：
然后是 射频的硬件电路 相关：
一个 射频 / 无线电 相关资料比较全的：→→ 无线电技术相关专辑 76册 894M ←←, 大礼包 - 通信/网络 - 电子工程网 (eechina.com) 很丰富，但要积分。
离线文档资料：\额外文档\射频相关\，更多文章：
一个 RF\HS 的 PCB 走线例子：
板载天线布局布线规则：
引自 lvds匹配阻抗 (360doc.com)、沁恒 MCU 手册。
板载天线布局布线规则1：
板载天线布局布线规则2：
内容丰富，参看 4 SCH-PCB 设计规范 章的 PCB 计算小工具 / 辅助设计小软件 小节。
PCB 可制造性分析工具，PCB画好后、打板前的自动化检查工具。
华秋 DFM：一键分析导入的 PCB 文件，检查项有板子尺寸、孔、线、间距、孤铜等等，排除生产难点、设计缺陷，给出优化建议，结合各种生产因素，自动计算或反算阻抗等等，还有 BOM 管理、对比 等工具，比较有用。
捷配DFM PCB检查工具。
etc.
设计工具和仿真 | 设计资源 | 德州仪器 TI.com.cn。
包括 电源设计工具（开关模式电源、处理器电源（PMIC、FPGA 电源等） 和 用 Power Stage Designer™ 软件工具深入分析电压、电流应力和稳定性）、信号链设计工具（滤波器、模拟电路（运放 和 ADC 设计） 和 时钟树设计） 和 分析和仿真工具（PSpice® for TI 对器件进行热分析等）。
一个 WEBENCH POWER DESIGN 设计工具 教程：【TPS5450开关电源设计】TI官网的WEBENCH POWER DESIGN设计工具非常好用，物联网硬件电子工程师学开关电源从此芯片开始，事倍功半_哔哩哔哩_bilibili。
ADI-设计工具
设计工具与计算器 | 设计资源 | 亚德诺半导体 (analog.com)。
包括：
电源树/电源轨的设计：LTpowerPlay 和 LTpowerCAD，LTpowerCAD和LTpowerPlanner | 亚德诺半导体 (analog.com)。
教程（可网搜更多，ADI 官网也有教程）：
模拟类设计，包括滤波、放大、模拟光电二极管、仪放、ADC/DAC 等：ADI Precision Studio | 亚德诺半导体 (analog.com)。
LTspice 电路仿真：LTspice Simulator | 亚德诺半导体 (analog.com)。
RF 及相关工具（包括 RF 阻抗匹配设计）：RF及相关工具 | 亚德诺半导体 (analog.com)。
ADI-解决方案
设计工具 - 设计 (monolithicpower.cn)。
包括：DC/DC 设计工具、AC/DC 设计工具 和 磁钢设计工具。
设计辅助软件 SimSurfing | 设计辅助工具 | 村田制作所 (murata.com)。具有在线版和离线版。
具有的工具和功能：
使用教学视频：
Filter Design and Analysis (okawa-denshi.jp)。
AD 导出 BOM 表
AD10 的教程：Altium Designer（AD）软件导出BOM文件操作步骤-百度经验 (baidu.com)；
AD20 的教程（推荐使用，还包含自定义 BOM 表模板）：AD20如何自定义BOM模板?Altium Designer20 实用技巧系列教程（五）_哔哩哔哩 (゜-゜)つロ 干杯~-bilibili，其中 BOM 模板文件在 ./PCB LOGO-画法集合-PCB工具-规则文件/AD20 BOM模板/ 里面，这个模板导出的 BOM 表比较常用、整齐，还包含描述、封装、单位价格（可以在导出 Excel 表格后再填入单价，表中的总价格会自动计算；表格最底部有一栏 PCB ，可以填入价格）等，比较实用。注，视频中的模板的位置，在不同版本 AD20 不同，如果按照视频找不到，那么就应该在 /Altium/AD20/Documents/Templates/ 目录下。
BOM 对比工具
在 PCB LOGO-画法集合-PCB工具-规则文件\BOM对比工具-省时专业 路径里面 提供 BOM 对比工具，可以快速对比 两个 excel 格式 的 BOM 表 里面 器件 的差异。
生成器件库
分别在 SCH 和 PCB 页面 的 Design 下 找到 Make SCH/PCB Lib 按钮，会弹出 器件分组 窗口，里面全部不打勾，确定后 分别生成后保存到一个目录即可，不要用 生成集成库，那会重复生成器件。
库可以重新导入到工程，在 Project based 里面 安装库即可，方便其他人打开。
导出 Gerber 和 钻孔文件
用时再学：
AD 软件的设置和 PCB Rule 设置，两个配置文件的导入和导出，参考本文件夹这里 ./PCB LOGO-画法集合-PCB工具-规则文件/AD 软件设置和 PCB 规则 Rules 配置文件/。
B站等有很多教程视频，可自行搜，以下只经验之谈。
基本步骤
KeyShot 的几个初级技巧
（毕竟只是看一下效果，不是专业的）
这里面有 系统入门、学习的 书籍、视频，还有适合零碎时间翻看汲取各种硬件设计中经验技巧的小文章。
首先精读电路和数模电课本，基本功， 《电路(第五版).邱关源》、《模拟电子技术基础（第四版）童诗白》、《数字电子技术基础（第五版） 阎石》。
《新概念模拟电路》1-5册，杨建国，这个系列的模电书讲的很地道、实用。基本数模电学习和查询推荐。如果上面的课本看不下去，就看这个。
《电子技术讲座四册》，引用网友一个介绍：
建议读一下70年代上海业余工业大学的四本《电子技术讲座》，包括《晶体管整流电路》、《晶体管放大与振荡电路》、《晶体管收音机》和《晶体管开关电路》，就知道什么叫做编写让工农兵都能读懂的书，什么叫做理论与实践相结合。这一套书当年发行量是以百万册计的。
《华为硬件工程师手册》159页，用于补充。
《硬件系统工程师宝典》——EDA精品智汇馆，介绍了硬件系统设计概要、信号完整性、电源完整性、EMC/EMI、原理图和PCB设计详情等，用于补充。
好书推荐，如下，比如《高速数字电路设计与安装技巧》这本里面对于信号阻抗匹配通过画图说明非常形象。
一本比较全的书《印制电路板（PCB）设计技术与实践》，对 PCB 中的走线、叠层、接地、去耦合、电源、数模、高速数字电路等等有实用而丰富的介绍。
《PCB电磁兼容技术——设计与实现》清华大学出版社出版。PCB电磁兼容技术：设计实践_百度百科 (baidu.com)，PCB电磁兼容技术——实践设计 - 百度文库 (baidu.com)。网友推荐，不厚，干货多。
一搏科技赠资料：cadence设计红宝书案例、高速先生原创技术文章、一博历届研讨会课件、Designcon大会17、19、20文章，内容很丰富。
链接：https://pan.baidu.com/s/1NoneuqKxPURPZFoZxCFGzQ?pwd=XHYF 提取码：XHYF --来自百度网盘超级会员V5的分享。
.etc
p.s 以下有些是作者还没有看到的，均填列其中（有时间的话会看看，再之后都会把其精髓补充在本文）。
刀与沉默 - 知乎 (zhihu.com)，这位的文章对 电源、EMC、运放等等等等总结的比较全面实在！
你的产品怎样进行抗干扰设计? (qq.com)，这个已经补充到 “4 SCH-PCB 设计规范” 里面了。
Andrew Chu - 知乎 (zhihu.com)，HardwareDesign: 介绍硬件设计的一些内容 - Gitee.com。这其中的一些专题文章已经放到了 正文 对应的章节内，这个内容很丰富，是 经验丰富的/优秀的 硬件工程师 必看的。硬件工程师技能树 - 知乎 (zhihu.com)。
一个PCB设计问答集，内容很实在，离线在 额外文档/PCB设计问答集.pdf。
本条是作者的备注：
本地收集的文章：
ADI 智库文章：《PCB设计秘籍》、《高速电路设计指南》（这个主要针对高速数模转换器件的PCB技巧）、《非隔离式开关电源的PCB布局考虑》、《Power技术问题解答》（这个针对常用 LDO 和 DCDC 的常见问题做梳理）、《电源设计基础知识精选》（对电源方方面面的内容做大梳理）等，具体文章免费在下面链接下载：ADI电子书-您绝对值得拥有的电子书 | 教育 | 亚德诺半导体 (analog.com)，或者在 微信里添加 “ADI智库” 小程序，在小程序里面搜索这些文章的名称，即可下载。
MPS：PCB 布局指南：《电机驱动PCB布局指南》上、下篇、《低EMI DCDC变换器PCB设计》。
TI 的 有关电源的文章。
网上传开的华为的硬件规范。华为内部硬件开发设计流程 (qq.com)。
..
AD 的更多丰富技巧和高速布线：
2T 移动硬盘里面的更多比较全的技巧视频 【电子 学习】\【Altium.Designer】视频+教材\Altium 技巧经验 较多。
此处可能存在不合适展示的内容，页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容，可点击提交进行申诉，我们将尽快为您处理。