RISC-V中国峰会云游笔记

### 兴趣点：香山（昆明湖架构）前端取指架构的设计演进
                                                    
          
                                      
       
 **【关于香山处理器】** 
        2019 年，在中国科学院支持下，由中国科学院计算技术研究所 牵头发起 “香山” 高性能开源 RISC-V 处理器项目，研发出目前国际上性能最高的开源高性能 RISC-V 处理器核 “香山”，在全球最大的开源项目托管平台 GitHub 上获得超过 3600 个星标（Star），形成超过 460 个分支（Fork），成为国际上最受关注的开源硬件项目之一，得到国内外企业的积极支持。
        其目标是成为面向世界的体系结构创新开源平台，服务于工业界、学术界、个人爱好者等的体系结构研究需求。此外，香山处理器研发团队希望在香山的开发过程中，探索高性能处理器的敏捷开发流程，建立一套基于开源工具的高性能处理器设计、实现、验证流程，大幅提高处理器开发效率、降低处理器开发门槛。   
![输入图片说明](https://foruda.gitee.com/images/1692185152982183409/23c134a5_13315203.png "香山迭代.png")
        **【香山处理器整体架构设计】** 
        1.整体架构
        香山处理器是乱序六发射结构设计，目前支持 RV64GCBK 扩展。香山处理器前端流水线包括分支预测单元、取指单元、指令缓冲等单元，顺序取指。后端包括译码、重命名、重定序缓冲、保留站、整型/浮点寄存器堆、整型/浮点运算单元。

![输入图片说明](https://foruda.gitee.com/images/1692186132340204942/5b217674_13315203.png "香山.png")
逻辑结构涵盖BTU、FTQ、IFU、IBuffer
        2.前端设计（南湖架构）
        南湖架构采取了一种分支预测和指令缓存解耦的取指架构，分支预测单元提供取指请求，写入一个队列，该队列将其发往取指单元，送入指令缓存。 取出的指令码通过预译码初步检查分支预测的错误并及时冲刷预测流水线，检查后的指令送入指令缓冲并传给译码模块，最终形成后端的指令供给。
![输入图片说明](https://foruda.gitee.com/images/1692185888110991526/2cdb7598_13315203.png "fronted.png")
                                       （前端的模块关系和数据通路）
         3.分支预测和取指
·超标量乱序处理器后端执行能力提升，对指令供给的需求持续增大
主要目标:为处理器后端执行最大限度地提供有用指令
·障碍:跳转指令(branch和jump)、有限的ICache（容量、带宽）
        4.跳转指令
·会改变PC从而改变执行流，引起控制依赖
·跳转指令类型(RISC-V):
·条件分支
·无条件跳转：直接跳转(PC+立即数)/间接跳转(寄存器)
·其它指令集的分支指令:条件执行

参考文献：
[香山项目总体介绍](http://xiangshan-doc.readthedocs.io/zh_CN/latest/)
[香山tutorial](http:////www.bilibili.com/video/BV1c14y1s7LF/?spm_id_from=333.337.search-card.all.click&vd_source=b20474d1dfb64847e173ba10e0a62799)
[香山处理器前端邀请报告](https://www.bilibili.com/video/BV17e4y1c719/?spm_id_from=333.1007.top_right_bar_window_history.content.click&vd_source=b20474d1dfb64847e173ba10e0a62799)
[香山处理器码源](http://github.com/OpenXiangShan/XiangShan)

梓晰Apricy/SIGer

内容风险标识

评论 (9)

梓晰Apricy/SIGer .gitee-modal { width: 500px !important; }

内容风险标识