为提升处理器性能，现代处理器设计技术广泛采用数据预取、推测执行、分支预测等微架构机制，在带来性能提升的同时，也会导致各种安全漏洞的出现，如包括“熔断”和“幽灵”在内的侧信道攻击以及它们的各种变种。本项目研究基于微架构优化机制的高性能处理器安全理论与技术，深入探索高性能处理器微架构部件的安全优化机制，缓解和抵御包括侧信道攻击在内的多种处理器安全漏洞，为上层网络和系统提供硬件安全支撑。
A defense scheme against speculative cache side-channel attacks, implemented in the SonicBOOMand gem5 simulator.
研究玄铁910与BOOM的缓存设计对微架构安全的影响的实验代码。
一个利用数据预取缓解RISC-V上缓存侧信道攻击的安全增强方案
Spectre攻击在risc-v上的攻击可行性示例代码，其攻击包括Spectre-{PHT, BTB, v4, RSB}四种类型
