登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
全部推荐项目
MulanPSL-2.0
全部项目 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSD-4-Clause BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CC0-1.0 CECILL-2.1 CERN-OHL-P-2.0 CERN-OHL-S-2.0 CERN-OHL-W-2.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GFDL-1.3 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MIT-0 MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA ODbL-1.0 OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense Vim WTFPL Zlib
Verilog
全部语言 Java JavaScript HTML CSS Python Shell C C++ PHP TypeScript C# Go Objective-C Android Kotlin Ruby Assembly Swift NodeJS Perl Dart Lua Matlab 其他 Rust PowerShell HTML/CSS 微信 Scala Groovy C/C++ XSLT R QML Docker Pascal CoffeeScript FORTRAN Erlang ActionScript Emacs Lisp Smalltalk SQL Delphi VHDL TeX/LaTeX ASP M Visual Basic Clojure Common Lisp Haskell Awk LiveScript Scheme Elixir Julia 易语言 OCaml Puppet YAML AutoHotkey Ada Pawn D Standard ML XML Arduino Logos Prolog VimL 汇编 Haxe ColdFusion Vala Coq Crystal Scilab Racket Lisp Slash Eiffel eC DOT Zephir Nemerle
Stars
Stars 最新推荐 最近更新
5069890 seddon2001 1615086002

Seddon/GenshinCPU

20
This repo is GenshinCPU From NWPU(NSCSCC First Prize)
Verilog
芯片开发
|
2年多前
今日热门
本周热门
gwh/Image_Rotate
4
视频旋转（2019FPGA大赛），该作品最终晋级决赛，并获得紫光同创企业特别奖。
zhangyihua/tinycbb
2
Verilog常用基础CBB，包括异步处理，FIFO，AMBA，数学运算，仲裁器，ECC，CRC，PRBS，NCO，regs，SPI，I2C，PID，FIR等。
liangkangnan/tinyriscv
2.9K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
opentsn/OpenTSN4.0
89
OpenTSN4.0开源项目的新特性：（1）交换平面深度解耦，硬件代码由TSS（时间敏感交换），TSE（时间敏感端），HCP（硬件控制点）和OEM（Opensync MAC）实现。（2）集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪，用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。
AmarisEx/core_ddr3_controller
2
AXI DDR Controller
小小独/multiplier
1
乘法器运算
kduant/ddr3_drive
2
xilinx ddr3 core
史峰/basic_verilog
1
Must-have verilog systemverilog modules
jager/Verilog_module
1
Verilog模块代码
上海芯思维信息科技有限公司/Open E902 Risk-V core
1
Open Risk-V industry-level implementations with Verilog HDL
liangkangnan/tinyriscv
2.9K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
lizhanpeng/risc-v-cpu
99
一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~
zhangyihua/tinycbb
2
Verilog常用基础CBB，包括异步处理，FIFO，AMBA，数学运算，仲裁器，ECC，CRC，PRBS，NCO，regs，SPI，I2C，PID，FIR等。
gwh/Image_Rotate
4
视频旋转（2019FPGA大赛），该作品最终晋级决赛，并获得紫光同创企业特别奖。
ceprei-ypf/状态监测驱动程序参数化配置
2
嵌入式诊断相关的程序
aheck/DigitalLockInAmplifier
3
Verilog实现数字锁相放大器。
End-ING/OpenStudyNote
11
个人学习笔记汇总
Dr.W.X/FPGA-UART
14
包含3个独立模块：UART接收器、UART发送器、UART交互式调试器。
opentsn/OpenTSN4.0
89
OpenTSN4.0开源项目的新特性：（1）交换平面深度解耦，硬件代码由TSS（时间敏感交换），TSE（时间敏感端），HCP（硬件控制点）和OEM（Opensync MAC）实现。（2）集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪，用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。
lonngyue/oh
3
该库是用标准 Verilog (2005) 编写的，包含超过 25,000 行 Verilog 代码，超过 150 个单独的模块。功能示例包括：FIFO、SPI（主/从）、GPIO、高速链路、存储器、时钟电路、同步原语、中断控制器、DMA。
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
回到顶部
Cb406eda 1850385 E526c682 1850385