一个从零开始写的极简、非常易懂的RISC-V处理器核。

Open-source high-performance RISC-V processor

玉衡是一款从零开始写的 RISC-V 内核的处理器，基于 Verilog 硬件设计语言实现，五级流水线设计，支持 RV32IMFD 指令集，支持中断，支持 RT-Thread Nano 3.1.5

Tools scripts for auto-building openEuler SRPMs for RISC-V

Verilog编写的RISC-V处理器，支持RV32IM指令集，机器模式，单周期指令，哈佛结构，AXI4-Lite总线。MCU级别的处理器，麻雀虽小，五脏俱全。riscv有无限可能，未来将不断完善，大家的支持是我前进的动力。

The Ultra-Low Power RISC-V Core

riscv-gnu-toolchain 是一个用来支持 RISC-V 为后端的C和C++交叉编译工具链, 包含通用的ELF/Newlib和更复杂的Linux-ELF/glibc两种

HummingBird RISC-V Software Development Kit

Tinyriscv简单易读，原作者文档优秀，这里将tinyriscv移植到基于国产FPGA(安陆EG4S20)的开发板荔枝唐上。此编译链将整合RISCV编译链，x86 TCC编译器（win侧工具开发），iverilog仿真环境，等等。 后续增加vexriscv，及SpinalHDL相应环境。

Play with OpenEuler on VisionFive

Nuclei RISC-V Linux Software Development Kit

Spike RISC-V ISA模拟器，它实现了一个或多个RISC-V harts的功能模型

RiscSoC 是一个芯片集成项目，包含了 Cortex-M0、Cortex-M3、MIPS、RISC-V、4-BIT 、8051等内核的 SoC 集成，部分 SoC 使用的自己设计的内核

Nuclei RISC-V Processor Software Development Kit

Some Usefull tools for Haawking DSCs