//2023-8-8 (敖逸涵) //8位反相器设计 `timescale 1ns/10ps module inv( A, Y ); input[7:0] A; output[7:0] Y; assign Y=~A; endmodule //------testbench------
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。