5 Star 16 Fork 7

湖南华芯通/芯准AS6802 Core

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
克隆/下载
README.md 895 Bytes
一键复制 编辑 原始数据 按行查看 历史
sky 提交于 2020-07-14 20:54 . '修改readme文件'

一、简介

AS6802 Core实现了AS6802规范中工作在标准完整性模式下的同步主控器(SM),以及压缩主控器(CM)的功能逻辑,包括 时间同步服务、结团检测服务、状态机转移、PCF帧固化、PCF帧压缩等功能。芯准AS6802 Core的总体架构由 PCF固化模块(PCFPermntModule)、SM顶层模块(SMTopModule)、CM顶层模块(CMTopModule)、本地时钟选择模块(LocalClkPickModule)、输出PCF选择模块(OutPCFPickModule)以及PCF派发模块(PCFDispatchModule)组成。

二、目录结构 1、doc目录 该目录用于存放文档,包括芯准AS6802 Core概要设计方案; 2、src目录 该目录用于存放FPGA硬件源码,包含CM顶层模块Verilog源码、SM顶层模块Verilog源码、 、PCF固化模块Verilog源码、本地时钟选择模块Verilog源码、PCF派发模块Verilog源码。

马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
Verilog
1
https://gitee.com/huaxintong/as6802_core.git
git@gitee.com:huaxintong/as6802_core.git
huaxintong
as6802_core
芯准AS6802 Core
master

搜索帮助