代码拉取完成，页面将自动刷新
本期概要
Yann LeCun看好使用RISC-V的AI边缘芯片"港美股秋季策略会实录|嘉楠科技（CAN.US）：专注于区块链+AI的芯片设计企业 (From finance.sina.com.cn 2020.10.17)"
沁恒微电子基于USB、以太网和蓝牙等专业接口技术三线齐发，推出三款RISC-V架构微控制器"沁恒RISC-V芯片三线齐发：蓝牙、USB3.0、通用单片机 (From www.21ic.com 2020.10.17)"
E Tehrani, T Graba, AS Merabet, JL Danger - 2020 23rd Euromicro Conference on …, 2020
轻量级密码学(LWC)适用于需要高安全性同时保持低复杂度的物联网。许多轻量级加密算法已经被提出来满足这些要求。但目前还没有关于对称块加密的新兴标准，因为每种算法都有自己的优势。例如，一种算法可以针对低延迟进行优化，另一种算法可以针对低复杂度进行优化，但需要更多的轮次来保证密码安全，从而损害了吞吐量。因此，一个能够应对所有算法的处理器应该是理想的，能够提供敏捷性、性能和安全性，同时保持一个可承受的复杂性。我们在本文中提出了一种RISC-V处理器的特定执行单元，它能够运行最常见的轻量级64位块密码器。与参考架构相比，性能的提升可以达到一百多。加速利用了五条特定指令，这些指令可以很容易地适应VexRiscv架构的执行单元。在实现新的执行单元时，复杂度可能会翻倍，但在执行大多数轻量级密码实现时，可以提供高度的敏捷性和性能。
T Gokulan, A Muraleedharan, K Varghese - 2020 23rd Euromicro Conference on …, 2020
提出了一种基于RISC-V指令集架构的40 MHz、32位、5级双管线超标量处理器，它支持整数、乘除和原子读改写操作。它支持整数、乘除和原子读改写操作。所提出的系统实现了指令的有序发布。设计中加入了动态分支预测单元、带虚拟内存的内存子系统、独立的指令缓存和数据缓存、整数和浮点执行单元、中断控制器、错误控制模块和UART外设。中断控制器支持四级优先级，可对单个中断进行编程。错误控制模块为主存储器提供单次纠错和双重错误检测功能。片上通信采用Wishbone B.3总线标准。处理器在基于Virtex-7 XC7VX485TFFG1761-2 FPGA板上实现。本设计的CoreMark和Dhrystone基准值分别为3.84/MHz和1.0603 DMIPS/MHz。
EN İŞMAN, C TOPAL - 2020
The technological progress of humanity has reached a point that even science fiction writers cannot predict. With the ease of access to information and invention of social media, cyber security has become increasingly important in our lives. Especially the …
J Kim, JM Kim, S Han, P Vora, P Dayal, H Kim, J Lee… - 2020 IEEE Radio Frequency …, 2020
我们提出了一种用于移动射频收发器的架构，该架构集成了RISC-V微控制器单元(MCU)来控制其内部功能，而不需要来自调制解调器的多个芯片到芯片的控制消息。所提出的架构被用来执行5G毫米波(mmWave)控制任务，包括波束成形和温度依赖性增益补偿。包括MCU及其子系统在内的控制架构在28-nm工艺中占据0.258 mm 2，在140 MHz(18 μW/MHz)时消耗2.61 mW。根据评估结果，我们提出的架构可以实现对5G mmWave射频收发器的控制。
V Herdt, D Große, S Tempel, R Drechsler
从微小的物联网设备到通用多核系统级芯片，低功耗、高性能和小裸片尺寸是现代CPU设计的三大基本考虑因素。基于这些考虑，我们引入了一种新的CPU设计，其特点是自适应重叠多任务处理管道，以更好地平衡传统标量和超标量CPU的设计权衡。通过提供动态的可重构性，我们使用户应用能够在运行时决定在高性能或低功耗模式下运行CPU，以满足各自的应用期限或功耗预算。低功耗模式还提供了冗余，使CPU能够继续运行，即使它的一些流水线级被损坏。我们使用RISC-V ISA测试套件、Dhrystone、Coremark和其他十项基准来验证我们的CPU设计的功能和性能。我们的CPU可以持续提供高达2.0指令每周期，并在Dhrystone和Coremark基准下获得3.924 DMIPS/MHz和6.556 Coremark/MHz的成绩。
EN İşman, C Topal, L Akçay, B Örs - 2020 European Conference on Circuit Theory …, 2020
后量子密码学是当今热门的研究课题之一。所提出的算法的实现也极为重要。本研究设计了后量子密码学候选算法之一的NTRU密码系统，并在开源的RV32IMC处理器上运行。通过功能剖析的方法，开发了新的候选指令，并将其集成到处理器的功能单元中。结果表明，采用这种简单的方法，NTRU密码系统可以加速32.3%。
Z Tan, L Zhang, D Patterson, Y Li - Tsinghua Science and Technology, 2020
PicoRio™是由清华-伯克利深圳研究院(TBSI)的非营利性研究实验室--RISC-V国际开源(RIOS)实验室--rioslab.org管理的一个开源项目。RIOS实验室利用学术界和工业界的合作工程来提升RISC-V软件和硬件生态系统。在PicoRio中，我们创建了一个开放的、经济的、支持Linux的RISC-V硬件平台，以帮助软件开发者移植许多需要Javascript或GPU的现代程序。PicoRio将建立在高质量的IP和软件组件基础上，这些IP和软件组件来自专业的行业工程师和学术研究人员。PicoRio不属于任何特定厂商和平台的专利，将拥有完整的文档，可以帮助人们在短时间内构建高质量的产品。我们的计划是在2021年上半年出货PicoRio 1.0。
J Lee, H Chen, J Young, H Kim - 2020 30th International Conference on Field …
RISC-V是遵循减少指令集计算机原理的自由开放的标准指令集架构。由于RISC-V的开放性和可扩展性，RISC-V不仅适用于移动和物联网市场等嵌入式CPU，也适用于数据中心或超级计算领域等重负荷CPU。除此之外，机器人技术也是RISC-V的一个很好的应用，因为安全性和可靠性成为机器人系统的关键问题。这些问题可以由热心的开源社区成员解决，因为他们已经在开源操作系统上展示了。然而，在本地FPGA上运行RISC-V变得比以前更难，因为现在RISC-V基金会正专注于基于云的FPGA环境。我们已经体验到，最近发布的RISC-V的操作系统和工具链在本地FPGA的以前的CPU映像上不能很好地工作。在本文中，我们设计了RISC-V处理器的本地FPGA平台，并在RISC-V处理器之上的主流机器人操作系统上运行机器人应用。该平台使我们能够探索RISC-V CPU在机器人应用中的架构空间，并深入了解RISC-V CPU架构的最佳性能和系统的安全性。
G Pulat - 2020
… In this dissertation, we present a custom RISC-V graph processor that tries to increase the performance of graph applications by reducing the memory accesses … 3.2 The RISC-V ISA As the base architecture of our …
"Confidaent: Control FLow protection with Instruction and Data Authenticated Encryption (From ieeexplore.ieee.org 2020.10.17)"
计算设备已成为我们日常生活的一部分。但是，由于是物理访问，它们面临着非常大的物理攻击面板，而这些攻击在大多数时候都被低估了。这些系统必须包含针对这些攻击的保护措施，以保证用户数据的秘密和安全。在这项工作中，我们认为，用独立的对策来解决嵌入式处理器的安全要求并不是最有效的策略，而且可能会在这个过程中引入安全缺陷。相反，我们建议采用一种更加单一的安全设计方法。遵循这一思想，我们提出了一种新的高效灵活的内存加密与认证机制CONFIDAENT，可以保护嵌入式处理器中的代码和数据。在这个基元之上，我们建立了一个强大的控制流完整性（CFI）对策。我们描述了一个支持这些机制的RISC-V指令集扩展以及LLVM框架中所需要的编译器支持。这种新的对抗措施是在修改后的RISCY RISCV内核上开发的，并在FPGA目标上对其性能进行了评估。我们得出结论，可以实现真正的高安全性，在基准程序的执行时间上，开销系数为×2.66到×3.73。
N Paulino, JC Ferreira, J Bispo, JMP Cardoso - 2020 30th International Conference on Field …
… ELF MicroBlaze ARMv8 RISC-V HDL Parameters Accelerator Template Synthesis Accelerator(s) Memory CPU Translation Framework Static Analysis Trace Analysis … We will also present preliminary support for detection of static …
VS Ramesh - US Patent App. 16/415,154, 2020
Systems, apparatuses, and methods related to bit string conversion are described. A memory resource and/or logic circuitry may be used in performance of bit string conversion operations. The logic cir...
S Mitsuno, J Kadomoto, T Koizumi, R Shioya, H Irie… - 2020 30th International …
… technologies can be applied. To support modern microarchitectural features and enhance the performance, we refer to a state-of-the-art open-source soft processor, RSD [3], which adopts RISC-V ISA [13]. The proposed processor …
G Korol, MG Jordan, M Brandalero, M Hübner… - 2020 30th International …
… Each of these tiles is composed of 1) a GPP (RISC-V Rocket core [20], in our case); 2) a CGRA unit that accelerates the applications regions with high ILP; 3) a Binary Translator (BT), responsible for analyzing and …
CM de Oliveira Conceiçao, RA da Luz Reis
… They repeat the procedure until they achieve the desired obfusca- tion level. An average obfuscation of 40% is reported when applying their technique over a 32-bits RISC-V processor and cryptographic primitives, with a zero …
K Tervo, S Malik, T Leppänen, P Jääskeläinen - 2020 30th International Conference on Field …
… Workshops and Phd Forum (IPDPSW). IEEE, 2010, pp. 1–8. [24] S. Collange, “Simty: generalized SIMT execution on RISC-V,” in First Workshop on Computer Architecture Research with RISC-V (CARRV 2017), 2017. [25] M. Al Kadi, B …
E Alkim, DYL Cheng, CMM Chung, H Evkan…
Page 1. Polynomial Multiplication in NTRU Prime Comparison of Optimization Strategies on Cortex-M4 Erdem Alkim1,2, Dean Yun-Li Cheng3,4, Chi-Ming Marvin Chung3, Hülya Evkan2, Leo Wei-Lun Huang3, Vincent Hwang3 …
基于 Anlu Technology EG4S20BG256 FPGA chip
蜂鸟FPGA开发板全知道篇1：开源内核简介
蜂鸟FPGA开发板全知道篇2：快速上手介绍（上）
蜂鸟FPGA开发板全知道篇2：快速上手介绍（中）
蜂鸟FPGA开发板全知道篇2：快速上手介绍（下）
蜂鸟FPGA开发板全知道篇3: 开源SoC简介（1）
蜂鸟FPGA开发板全知道篇3: 开源SoC简介（2）
蜂鸟FPGA开发板全知道篇3: 开源SoC简介（3）
蜂鸟FPGA开发板全知道篇3: 开源SoC简介（4）
蜂鸟FPGA开发板全知道篇4: 移植RTOS
RISC-V与芯片评论编辑部 - RISC-V和芯片动态周报 每周六发布 欢迎批评，指正，评论和加入
| 微信公众号
| Gitee
https://gitee.com/inspur-risc-v/RVWeekly | Github
https://github.com/inspur-risc-v/RVWeekly | 语雀
https://www.yuque.com/riscv/rvnews | | --- | --- | --- | --- |
此处可能存在不合适展示的内容，页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容，可点击提交进行申诉，我们将尽快为您处理。
