[AIKG] 多后端DSL接入

| name | about	                                              | labels                           |
| ---- | ---------------------------------------------------- | -------------------------------- |
| RFC  | AIKG支持多后端DSL | kind/feature |

### Backgroud（背景信息）
- AIKG目前仅接入Triton、SWFT的DSL，无法充分满足多场景下的算子生成需求。针对不同的硬件平台（GPU\CPU\NPU），AIKG当前的后端适配能力存在一定局限性，现有 DSL 对不同硬件后端的支持较为单一，因此我们希望扩展AIKG的多后端DSL支持的能力。

### Benefit / Necessity （价值/作用）
- 结合硬件信息和DSL特性，充分发挥硬件和语言潜能，形成多后端、多类型的AI算子生成与自动优化场景，获得高精度、高性能的算子实现，进而扩展AIKG算子生成的能力，吸引更多开发者基于 AIKG 算子生成方案，扩大框架的应用范围与影响力。AIKG持续支持其他后端DSL的接入，将CUDA_C、CPP、TileLang等DSL接入框架，使得框架在不同硬件平台下拥有算子生成能力。

### Design（设计方案）
#### 步骤
1. 接入DSL文件系统内容
 - 接入的DSL的docs文档：包括：
    - api.md：目标DSL的API 参考手册，记录内核启动语法、程序执行单元、内存操作、常用函数、特殊的修饰符等。
    - basic_docs.md：记录编程基础与模式，可以包括内核程序结构、调用方式、编程范式、边界检查等。
    - suggestion.md：提供DSL代码生成时的性能优化方式、程序约束、错误排查、代码生成建议、注意事项等。
 - 创建目标DSL的vllm_dsl_xxx_config.yaml配置文件，设置请求的模型、docs_dir路径
2. 验证脚本
结合AIKG的验证脚本，在kernel_verify_template.j2为添加的DSL导入测试module以及调用的方式用于验证算子的精度。
#### docs文档参考内容
1. 结合Pybind11库提供的支持，将C++函数封装成Python函数，进而可以将算子核函数与Python解释器进行绑定。在Python解释器中使用绑定的C++函数、类和变量，可实现Python与C++代码的交互。
    - CUDA_C：利用CUDA_C提供的API、核函数编程模式以及性能优化策略，支持CUDA环境下的算子生成。
    - CPP：基于C++编程语言，支持x86_64、aarch64架构下CPU算子生成。

2. TileLang 在TVM之上构建底层编译器基础架构，简化高性能的内核代码，目前支持GPU/NPU环境下算子生成。
    - TileLang_CUDA：利用TileLang提供的API、编程模式以及性能优化策略，支持CUDA环境下的算子生成。
    - TileLang_NPUIR：TileLang 生态中专门为 Ascend 开发了 NPU 中间表示 AscendNPU IR，使其能够无缝集成到基于 MLIR 的编译器。利用
tilelang-ascend提供的API等信息完成文档系统接入。

MindSpore/akg

内容风险标识

评论 (2)

MindSpore/akg .gitee-modal { width: 500px !important; }

内容风险标识