代码拉取完成,页面将自动刷新
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2017/11/22 09:59:26
// Design Name:
// Module Name: flopenrc
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
//flip-flop with enable,rst,clear
module flopenrc #(parameter WIDTH = 8)(
input wire clk,rst,en,clear,
input wire[WIDTH-1:0] d,
output reg[WIDTH-1:0] q
);
always @(posedge clk) begin
if(rst) begin
q <= 0;
end else if(clear) begin
q <= 0;
end else if(en) begin
/* code */
q <= d;
end
end
endmodule
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。