代码拉取完成,页面将自动刷新
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2018/07/31 15:21:31
// Design Name:
// Module Name: hilo_reg
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module hilo_reg(
input wire clk,rst,
input wire[1:0] we,
input wire[31:0] hi,lo,
output wire [31:0]hi_o,lo_o
);
reg [31:0] hi_reg,lo_reg;
always @(negedge clk) begin
if(rst) begin
hi_reg <= 0;
lo_reg <= 0;
end else begin
if(we[1]) hi_reg <= hi;
if(we[0]) lo_reg <= lo;
end
end
assign hi_o = hi_reg;
assign lo_o = lo_reg;
endmodule
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。