37 xiaowuzxc/异步FIFO的纯verilog实现

纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰，注释完备，易于理解。

127 xiaowuzxc/大黄鸭处理器

从零写一个16位处理器，采用自主设计的大黄鸭指令集，单周期3级流水线，8位指令双发射。配套大黄鸭汇编器，简化程序开发。目前主体设计已完成，大家的支持是我前进的动力。

73 LoongsonEdu/CPU设计实战

《CPU设计实战 MIPS版》实验资源

1 developedbyzms/Answers-Of-The-C-Programming-Language

142 younisd/CS-Books

huihut/CS-Books