代码拉取完成,页面将自动刷新
[toc]
python(3) build.py led_demo
在根目录创建一个文件夹
在文件夹内编写RTL源码和test bench源码
/*iverilog */
initial
begin
$dumpfile("wave.vcd"); //生成的vcd文件名称
$dumpvars(0, led_demo_tb); //tb模块名称
end
/*iverilog */
initial
begin
sys_clk = 1'b0;
sys_rst_n = 1'b0;
#60
sys_rst_n = 1'b1;
#1000 //仿真执行1000ns
$stop; //必须要这个,iverilog停止仿真
end
在根目录运行build.py + 源码目录
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。