1 Star 7 Fork 5

xiaowuzxc / Sigma Delta ADC数模混合电路模型与FPGA实现

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
克隆/下载
时序图.jpg 20.20 KB
xiaowuzxc 提交于 2021-11-25 07:15 . 输出时序图
Verilog
1
https://gitee.com/xiaowuzxc/SD-ADC-fpga.git
git@gitee.com:xiaowuzxc/SD-ADC-fpga.git
xiaowuzxc
SD-ADC-fpga
Sigma Delta ADC数模混合电路模型与FPGA实现
master

搜索帮助