1 Star 8 Fork 1

Xiao/RISC-CPU-8-bits-Verilog

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
文件
克隆/下载
accum.v 389 Bytes
一键复制 编辑 原始数据 按行查看 历史
liuqdev 提交于 6年前 . add readme and source code
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
module accum( in, out, ena, clk, rst); // a register, to storage result after computing
input clk,rst,ena;
input [7:0] in;
output reg [7:0] out;
always @(posedge clk or negedge rst) begin
if(!rst) out <= 8'd0;
else begin
if(ena) out <= in;
else out <= out;
end
end
endmodule
Loading...
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/xiaoxd97/RISC-CPU-8-bits-Verilog.git
git@gitee.com:xiaoxd97/RISC-CPU-8-bits-Verilog.git
xiaoxd97
RISC-CPU-8-bits-Verilog
RISC-CPU-8-bits-Verilog
master

搜索帮助