1 Star 8 Fork 1

Xiao/RISC-CPU-8-bits-Verilog

加入 Gitee
与超过 1200万 开发者一起发现、参与优秀开源项目,私有仓库也完全免费 :)
免费加入
文件
克隆/下载
addr_mux.v 355 Bytes
一键复制 编辑 原始数据 按行查看 历史
liuqdev 提交于 6年前 . add readme and source code
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
module addr_mux(addr, sel, ir_ad, pc_ad);
// Address multiplexer
// to choose address of instruction register or address of program counter
input [7:0] ir_ad, pc_ad;
input sel;
output [7:0] addr;
assign addr = (sel)? ir_ad:pc_ad;
endmodule
Loading...
马建仓 AI 助手
尝试更多
代码解读
代码找茬
代码优化
1
https://gitee.com/xiaoxd97/RISC-CPU-8-bits-Verilog.git
git@gitee.com:xiaoxd97/RISC-CPU-8-bits-Verilog.git
xiaoxd97
RISC-CPU-8-bits-Verilog
RISC-CPU-8-bits-Verilog
master

搜索帮助