所有star的仓库都会放在这里。可以根据需求创建不同的星选集来管理它们。
The Ultra-Low Power RISC-V Core
最近更新:
8个月前
开源cpu。完全自主设计指令集
最近更新:
11个月前
玉衡是一款从零开始写的 RISC-V 内核的处理器，基于 Verilog 硬件设计语言实现，五级流水线设计，支持 RV32IM 指令集，支持中断，支持 RT-Thread Nano 3.1.5
最近更新:
2年多前
在传统CPU设计中，跨时钟域问题一致困扰着无数的IC设计者，而异步电路可以很好地解决这个问题。但随着CPU架构复杂度的提升，对异步CPU的研究基本止步于20世纪初。本项目基于2010年提出的click电路，实现了一款全异步MCU。该MCU由商业级同步MCU直接转换而成，转换过程中并未破坏同步MCU核的内部结构，去掉其内部异步驱动逻辑仍可以当同步MCU使用，是一种全新的异步CPU设计方法。（康振邦）
最近更新:
接近4年前
