fork form https://github.com/open-sdr/openwifi
fork from https://github.com/open-sdr/openofdm
ZYNQ使用云台相机进行实时对象跟踪(肤色追踪实验)
计算机组成课程设计,基于 MIPS 指令集的 5 级流水线 CPU,支持 50 条指令,支持地址映射、终端异常、外部硬件寄存器读写。
武汉大学计算机组成与设计课程设计 MIPS单周期&流水线CPU设计
fork form https://github.com/open-sdr/openwifi-hw
基于ZYNQ实现了软硬协同的硬件加速器系统,实现对于LeNet-5卷积神经网络识别MNIST手写集的加速。PL端实现卷积层、池化层、全连接层的并行加速,PS端实现验证测试流程的控制。两者通过AXI总线连接,实现控制信识别结果的传递。
一个从零开始写的极简、非常易懂的RISC-V处理器核。
Verilog编写的高性能整数除法器,具有参数化配置位宽、迭代加速、结果锁存等特性,带有仿真脚本