代码拉取完成,页面将自动刷新
单周期实现指令:
add/sub/and/or/slt/sltu/addu/subu
addi/ori/lw/sw/beq
j/jal
sll/nor/lui/slti/bne/andi/srl/sllv/srlv/jr/jalr
xor/sra/srav
lb/lh/lbu/lhu/sb/sh
共35条指令
流水线实现指令:
add/sub/and/or/slt/sltu/addu/subu
addi/ori/lw/sw/beq
j/jal
sll/nor/lui/slti/bne/andi/srl/sllv/srlv/jr/jalr
xor/sra/srav/xori
muti/mfhi/mflo
共33条指令(乘法指令不支持冒险)
主要参考书目:李亚民,计算机原理与设计:Verilog HDL版;北京:清华大学出版社,2011.6, ISBN:978-7-302-25109-5.
建议:
此处可能存在不合适展示的内容,页面不予展示。您可通过相关编辑功能自查并修改。
如您确认内容无涉及 不当用语 / 纯广告导流 / 暴力 / 低俗色情 / 侵权 / 盗版 / 虚假 / 无价值内容或违法国家有关法律法规的内容,可点击提交进行申诉,我们将尽快为您处理。