登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
全部推荐项目
开源许可
MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CC0-1.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense WTFPL Zlib
Verilog
全部语言 Java JavaScript HTML CSS Python Shell C C++ PHP C# TypeScript Go Objective-C Android Kotlin Ruby Assembly Swift NodeJS Perl Dart Lua Matlab 其他 Rust PowerShell HTML/CSS 微信 Scala Groovy C/C++ XSLT R Docker QML Pascal CoffeeScript FORTRAN Erlang ActionScript Emacs Lisp Smalltalk SQL Delphi TeX/LaTeX VHDL ASP Visual Basic M Clojure Common Lisp Haskell Awk LiveScript Elixir Scheme 易语言 Julia OCaml Puppet YAML AutoHotkey Ada Pawn Standard ML D XML Arduino Logos VimL Prolog 汇编 Haxe ColdFusion Vala Crystal Scilab Coq Racket Lisp Slash Eiffel eC DOT Zephir Nemerle
Stars
Stars 最新推荐 最近更新
8541732 xiaoqiangshijie 1645186461

海泥/riscv_spark

1
原创stream_core处理器核，持续更新中
Stream
原创
及时更新
Verilog
RISC-V 开发
|
2天前

yanzengxiang/open-fpga-verilog-tutorial

1
开源FPGA Lattice的iCE40系列芯片 入门教程
Verilog
芯片开发
|
3年前

RZJM/Miz702_HDMI

0
基于zynq的HDMI驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2
Verilog
智能硬件
|
8年多前
今日热门
本周热门
liangkangnan/tinyriscv
2.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
LoongsonEdu/openLA500
1
loongarch32r openLA500 core
Cetus106/riscv_cpu
1
采用RISC-V 32I指令集的五级流水线cpu，basys3实现
ALINX/AX7Z035B_2023.1
1
The AX7Z035B board is suitable for PCIe, video image processing, fiber/Ethernet communication, etc.
夏枯草/ws2812_led
1
fpga实现ws2812，8*8动态led阵列
往月/基于DDS的李萨如图形生成器
1
利用实验板上的DAC设计实现一个李萨如图形生成器
End-ING/open-fpga-note
1
open-fpga-note
胡周大侠/RISC-V-CPU
3
RISC-V CPU with 5-stage pipeline, implemented in Verilog HDL.
kungfudaibi/digit_logic_SXU
2
作为山西大学人工智能数字逻辑实验的开源网站
wjztju/LoongArch32_Lite_FullSyS
2
一个精简版32位Loongarch处理器
luxiangyu/CaotaiSystem
22
一只会走路、会跳舞、会写字的草太椅子
liangkangnan/tinyriscv
2.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
kungfudaibi/digit_logic_SXU
2
作为山西大学人工智能数字逻辑实验的开源网站
lizhanpeng/risc-v-cpu
73
一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~
OSCC/iFlow
22
iFlow用于支持数字芯片后端自动化设计流程，支持skywater130工艺，openroad和iEDA工具。
成电微嵌/CortexM0_SoC
8
UESTC 微处理器系统结构与嵌入式系统设计课程实验代码
littleball/gp-sup
6
毕业设计补充材料。基于DSP与FPGA的实时目标跟踪算法实现与验证。
Cetus106/riscv_cpu
1
采用RISC-V 32I指令集的五级流水线cpu，basys3实现
gwh/Image_Rotate
1
视频旋转（2019FPGA大赛），该作品最终晋级决赛，并获得紫光同创企业特别奖。
WangXuan95/FPGA-ftdi245fifo
1
FPGA-based USB fast data transmission using FT232H/FT600 chip. 使用FT232H/FT600芯片进行FPGA与电脑之间的高速数据传输。
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
回到顶部