登录
注册
开源
企业版
高校版
搜索
帮助中心
使用条款
关于我们
开源
企业版
高校版
私有云
Gitee AI
NEW
我知道了
查看详情
登录
注册
#FPGA
有58个公开仓库匹配此标签
开源许可
MulanPSL-2.0
0BSD
AFL-3.0
AGPL-3.0
Apache-2.0
Artistic-2.0
BSD-2-Clause
BSD-3-Clause
BSD-3-Clause-Clear
BSD-4-Clause
BSL-1.0
CC-BY-4.0
CC-BY-SA-4.0
CC0-1.0
CECILL-2.1
CERN-OHL-P-2.0
CERN-OHL-S-2.0
CERN-OHL-W-2.0
ECL-2.0
EPL-1.0
EPL-2.0
EUPL-1.1
EUPL-1.2
GFDL-1.3
GPL-2.0
GPL-3.0
ISC
LGPL-2.1
LGPL-3.0
LPPL-1.3c
MIT
MIT-0
MPL-2.0
MS-PL
MS-RL
MulanPSL-1.0
MulanPubL-1.0
MulanPubL-2.0
NCSA
ODbL-1.0
OFL-1.1
OSL-3.0
PostgreSQL
UPL-1.0
Unlicense
Vim
WTFPL
Zlib
全部语言
Java
JavaScript
HTML
CSS
Python
Shell
C
C++
PHP
TypeScript
C#
Go
Objective-C
Android
Kotlin
Ruby
Assembly
Swift
NodeJS
Perl
Dart
Lua
Matlab
其他
Rust
PowerShell
HTML/CSS
微信
Scala
Groovy
C/C++
XSLT
Verilog
R
QML
Docker
Pascal
CoffeeScript
FORTRAN
Erlang
ActionScript
Emacs Lisp
Smalltalk
SQL
Delphi
VHDL
TeX/LaTeX
ASP
M
Visual Basic
Clojure
Common Lisp
Haskell
Awk
LiveScript
Elixir
Scheme
Julia
易语言
OCaml
Puppet
AutoHotkey
YAML
Ada
Pawn
Standard ML
D
XML
Arduino
Logos
VimL
Prolog
汇编
Haxe
ColdFusion
Vala
Crystal
Coq
Scilab
Racket
Lisp
Slash
Eiffel
eC
DOT
Zephir
Nemerle
Stars
Starred
最新推荐
最近更新
eda开发/基于QT开发的可视化FPGA-EDA软件
2.6K
基于QT开发的可视化FPGA-EDA软件
FPGA
C++
智能硬件
|
6个月前
Dr.X.Wang/BSV_Tutorial_cn
41
一篇全面的 Bluespec SystemVerilog (BSV) 中文教程,介绍了BSV的调度、FIFO数据流、多态等高级特性,展示了BSV相比于传统Verilog开发的优势。
bluespec
bsv
Verilog
hdl
FPGA
9个月前
寒生同学/FPGA_Project
27
FPGA 工程开发实践项目。
FPGA
Verilog
1年多前
twelvenine/hashtable-verilog
17
三种哈希表的Verilog硬件实现结构
FPGA
Verilog
CuckooHashing
Verilog
2年前
adi/FPGA模块
7
xilinx FPGA模块 1.async_fifo(异步FIFO)
FPGA
2年多前
SEUINS/FPGA_BASIC
7
FPGA基础项目学习
FPGA
Verilog
2年前
徐晓康/Verilog功能模块
6
Verilog功能模块
Verilog
Xilinx
FPGA
Inter
Verilog
6个月前
lonngyue/ARM_Cortex-M3
4
在FPGA上搭建Cortex-M3软核、图像协处理器,通过OV5640采集车牌图像,实现车牌的识别与结果显示。基于Altera DE1 FPGA,依据AHB-Lite总线,将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端,设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果(20张车牌)存储在RAM中,通过AHB总线由M3调用并显示识别结果。
FPGA
软核
目标识别
Verilog
2年前
范泽平/atom
4
1000M以太网交换机,支持多种市场化功能,与商业交换机更接近,功能更丰富
网络
交换机
FPGA
IC
Ethernet
6个月前
ALINX/VD100_2023.2
4
The VD100 development board is based on the Xilinx Versal AI Edge series chip xcve2302 and is designed with a core board and a bottom board.
versal
ALINX
FPGA
AI
Xilinx
HTML
2个月前
极致/opencores-fir
3
开源的FIR滤波器
FPGA
Verilog
接近4年前
lonngyue/mipi_csi_receiver_FPGA
2
完整项目,UVC摄像头,IMX219(索尼) ->(MIPI)进入FPGA ->FX3(USB PHY)出去,实现整个数据流
FPGA
MIPI
Verilog
2年多前
MOSAH/VHDL_FPGA_Demo
2
简简单单的一些VHDL代码
FPGA
vhdl
VHDL
2年多前
lonngyue/FPGA-Imaging-Library
2
F-I-L是一个FPGA平台的开源的图像处理库,已经拥有了许多常用操作,并在不断更新中。这些操作被以IP核的形式进行了封装,遵循同一种规范化的接口,同时具有流水线和请求响应两种使用模式。
FPGA
图像处理
Verilog
2年前
lonngyue/zynq_cam_isp_demo
2
本项目基于zynq-7020(正点原子启明星+OV5640+4.3'800x480)实现了ISP图像处理(将ov5640的isp关闭,在7020上实现ISP功能),输出到LCD和HDMI,软件基于SDK裸机开发
FPGA
ISP
Verilog
2年前
1
2
3
4
点此查找更多帮助
搜索帮助
Git 命令在线学习
如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大,如何减小?
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release(发行版)
将 PHP 项目自动发布到 packagist.org
回到顶部