Watch wilson_chen/HDLGen

HDLGen是一个HDL/RTL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持扩展API，支持自动Instance、自动信号生成、IPXACT、JSON、XML、模板等输入来减少手动工作、提高开发效率、降低出错几率，大大提高IP开发和SOC集成的效率

Watch feifan1996/nanos-lite

Watch feifan1996/nemu

Watch feifan1996/abstract-machine

Watch feifan1996/navy-apps

Watch feifan1996/am_kernels

Watch feifan1996/ics-pa

Watch feifan1996/CSAPP forked from wjs/CSAPP

CSAPP中的相关lab

Watch feifan1996/HDLGen_1 forked from wilson_chen/HDLGen

HDLGen是一个HDL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持Perl的扩展API(Python API扩展目前还不支持)，通过内嵌script和API来减少手动工作、提高开发效率、降低出错几率。

Watch feifan1996/HDLGen forked from wilson_chen/HDLGen

HDLGen是一个HDL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持Perl的扩展API(Python API扩展目前还不支持)，通过内嵌script和API来减少手动工作、提高开发效率、降低出错几率。