主要用于《接口技术》课程实验教学
主要用于《接口技术》课程实验教学
用于学习 Vivado 高层次综合（High-Level Synthesis，HLS）
华中科技大学系统能力综合培养课程（蓝牙小车）实验文档
用于片上系统（SoC）设计课程教学
将由Chisel语言生成的rocketchip_system Verilog语言源代码作为基础，根据要求对相应的模块进行重新设计，从而达到进行RISC-V CPU设计实验的目的。
Contributions last year: 4
Max continuous contributions: 1
Recent contributions: 1
Commits, issues, and pull requests will appear on your contribution graph. Only when the email address used for the commits in local configuration is associated with your GitOSC account, the commits' contribution will be counted.