@lin-peirun
A noob .
Verilog数字电路设计基础模块
chisel编写的rv核，目前还没写完，更新慢，github同步快点
一生一芯笔记资料库2.存放ISC chisel学习笔记。
一生一芯笔记资料库，在项目期间学习的内容。
一个从零开始写的极简、非常易懂的RISC-V处理器核。
openmips的学习代码
FPGA学习过程中的代码文件。
