• 1
• 0
• 0

aheck/乱序RISCV CPU

• 1
• 11
• 5

aheck/DigitalLockInAmplifier

Verilog实现数字锁相放大器。

• 1
• 3
• 0

aheck/Five Stages Pipeline RISCV Processor

risc-v架构五级流水线cpu，完成基本功能

• 1
• 0
• 0

aheck/骆驼大赛

• 1
• 0
• 0

aheck/python-client

• 1
• 0
• 0

aheck/riscv_cpu

• 1
• 0
• 0

aheck/企业级RTL代码风格怪谈

企业级RTL代码风格原来长这样！！！！以前的verilog都白写了！！！

• 1
• 0
• 0

aheck/esp32-alcohol-breathalyzer

ESP32芯片识别呼气是否有酒精

• 1
• 2
• 0

aheck/Unity-Startmenus

基于Unity游戏引擎的游戏开始画面，现在不想写了，私密马赛

• 1
• 0
• 0

aheck/ahblite-interrupt-max-gcd

在Anlogic DMZ-EG4S20 FPGA上搭建基于Cortex-M0软核的片上系统，设计求最大公约数的硬件加速器，使用通道加速器模式耦合到AHB-lite总线上。同时进行矩阵键盘和数码管的RTL设计。最后在keil上编写汇编语言和C语言程序，烧录进FPGA中实现求最大公约数的功能。

• 1
• 0
• 0

aheck/DigitalLockInAmplifier-Verilog

使用Verilog实现数字锁相放大器