一个从零开始写的极简、非常易懂的RISC-V处理器核。
MindX SDK Reference Apps
Verilog编写的RISC-V处理器，支持RV32IMZicsr指令集，2级流水线，哈佛结构，AXI4-Lite总线。MCU级别的处理器，麻雀虽小，五脏俱全。riscv有无限可能，未来将不断完善，大家的支持是我前进的动力。
基于PaddlePaddle实现的SSD，包括MobileNetSSD，MobileNetV2SSD，VGGSSD，ResNetSSD
最近一年贡献：0 次
最长连续贡献：0 日
最近连续贡献：0 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。
