登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
全部推荐项目
CC-BY-SA-4.0
全部项目 MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSD-4-Clause BSL-1.0 CC-BY-4.0 CC0-1.0 CECILL-2.1 CERN-OHL-P-2.0 CERN-OHL-S-2.0 CERN-OHL-W-2.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GFDL-1.3 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MIT-0 MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA ODbL-1.0 OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense Vim WTFPL Zlib
Verilog
全部语言 Java JavaScript HTML CSS Python Shell C C++ PHP C# TypeScript Go Objective-C Android Kotlin Ruby Assembly Swift NodeJS Perl Dart Lua Matlab 其他 Rust PowerShell HTML/CSS 微信 Scala Groovy C/C++ XSLT R QML Docker Pascal CoffeeScript FORTRAN Erlang ActionScript Emacs Lisp Smalltalk SQL Delphi TeX/LaTeX VHDL ASP Visual Basic M Clojure Common Lisp Haskell Awk LiveScript Elixir Scheme Julia 易语言 OCaml Puppet YAML AutoHotkey Ada Pawn Standard ML D XML Arduino Logos VimL Prolog 汇编 Haxe ColdFusion Vala Crystal Scilab Coq Racket Lisp Slash Eiffel eC DOT Zephir Nemerle
Stars
Stars 最新推荐 最近更新

yanzengxiang/open-fpga-verilog-tutorial

1
开源FPGA Lattice的iCE40系列芯片 入门教程
Verilog
芯片开发
|
3年多前
今日热门
本周热门
徐晓康/Verilog功能模块
6
Verilog功能模块
尼德兰的喵/verilog_fifo_code
6
基于verilog语言编写的各种fifo
liycstart/verification_tb
2
verification testbench
Alex Forencich/corundum
4
Open source FPGA-based NIC and platform for in-network compute (source mirror)
寒辰_v/FPGA
1
FPGA工程
luoboQAQ/mips
1
使用Verilog编写的单周期mipsCPU
LoongsonEdu/openLA500
3
loongarch32r openLA500 core
colfish/FPGA digital-recognition
6
使用FPGA vivido根据数字的图像特征给数字加边界，并识别数字大小
北京天御云安科技有限公司/FPGA实训平台
2
蜜瓜教学平台
SEUINS/FPGA_BASIC
7
FPGA基础项目学习
liangkangnan/tinyriscv
2.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
徐晓康/Verilog功能模块
6
Verilog功能模块
Ausar/Ausar龙芯个人赛2020一等奖作品
14
Ausar龙芯个人赛2020一等奖作品
End-ING/OpenStudyNote
3
OpenStudyNote 个人学习笔记汇总
WangXuan95/FPGA-USB-Device
20
基于FPGA的USB full-speed device端控制器，可实现USB串口、USB摄像头、USB音频、U盘、USB键盘等设备，只需要3个FPGA普通IO，而不需要额外的接口芯片。
OSCC/iEDA
142
从 Netlist 到 GDS 的开源芯片设计 EDA 平台
opentsn/OpenTSN4.0
84
OpenTSN4.0开源项目的新特性：（1）交换平面深度解耦，硬件代码由TSS（时间敏感交换），TSE（时间敏感端），HCP（硬件控制点）和OEM（Opensync MAC）实现。（2）集成了TSN硬件测试工具流量规划生成器TSNBuilder、TSN流量测试仪，用户可根据需要运行OpenTSN4.0交换机、网卡、控制器来进行实验验证。
littleball/gp-sup
6
毕业设计补充材料。基于DSP与FPGA的实时目标跟踪算法实现与验证。
尼德兰的喵/verilog_fifo_code
6
基于verilog语言编写的各种fifo
luoboQAQ/mips
1
使用Verilog编写的单周期mipsCPU
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
回到顶部