@houjinsong
houjinsong 暂无简介
一个从零开始写的极简、非常易懂的RISC-V处理器核。
Verilog编写的RISC-V处理器,支持RV32IMZicsr指令集,2级流水线,哈佛结构,AXI4-Lite总线。MCU级别的处理器,麻雀虽小,五脏俱全。riscv有无限可能,未来将不断完善,大家的支持是我前进的动力。
简易的RISC-V五级流水线标量处理器:CK_RISCV; 支持RV32I指令集,使用Veriog编写,简单易懂; 参照公司研发环境,设计一套规范的设计与验证环境;