基于TangNano9k模块(Sipeed模块/高云FPGA芯片)介绍Verilog、RISC-V CPU设计入门。
基于TangNano9k模块(Sipeed模块/高云FPGA芯片)介绍Verilog、RISC-V CPU设计入门。
简单的RISC-V CPU实现,step by step讲解。 基于高云FPGA。
学习OpenHarmony LiteOS-M内核的使用和移植。
基于高云FPGA芯片和TangPrimer20kDock开发板设计的音频处理和以太网网络传输的例程和入门指引。
微处理器课程及PPT
为便于学习,放置公开的规范和芯片手册。
最近一年贡献:81 次
最长连续贡献:3 日
最近连续贡献:1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request,其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。