• 1
• 0
• 0

lightatbluesky/kria-vitis-platforms

• 1
• 0
• 0

lightatbluesky/Vitis_Libraries

• 1
• 0
• 0

lightatbluesky/axi_1wire_host-IP

• 1
• 0
• 219

lightatbluesky/自己动手画CPU forked from 谭志虎/自己动手画CPU

自己动手画CPU实验框架

• 1
• 0
• 0

lightatbluesky/dma_ip_drivers

• 1
• 0
• 0

lightatbluesky/orangepi-build

• 1
• 0
• 0

lightatbluesky/powerline

• 1
• 0
• 1

lightatbluesky/MobaXterm-keygen

• 1
• 0
• 0

lightatbluesky/ohmyzsh

• 1
• 0
• 0

lightatbluesky/fzf-z

• 1
• 0
• 0

lightatbluesky/verible

• 1
• 0
• 0

lightatbluesky/picker

• 1
• 0
• 0

lightatbluesky/DeepSeek-V3

• 1
• 0
• 0

lightatbluesky/KiCad_Design_Guide

• 1
• 0
• 9

lightatbluesky/USTC-RVSoC forked from Dr.W.X/USTC-RVSoC

基于FPGA的RISC-V CPU+SoC，包含一个简单且可扩展的外设总线。

• 1
• 0
• 37

lightatbluesky/Xilinx-FPGA-PCIe-XDMA-Tutorial forked from Dr.W.X/Xilinx-FPGA-PCIe-XDMA-Tutorial

Xilinx FPGA PCIe 保姆级教程 ——基于 PCIe XDMA IP核

• 1
• 0
• 2

lightatbluesky/Zynq-Tutorial forked from Dr.W.X/Zynq-Tutorial

使用Vivado+PetaLinux搭建Zynq PS+PL系统 —— 基于 Zedboard

• 1
• 0
• 21

lightatbluesky/BSV_Tutorial_cn forked from Dr.W.X/BSV_Tutorial_cn

一篇全面的 Bluespec SystemVerilog (BSV) 中文教程，介绍了BSV的调度、FIFO数据流、多态等高级特性，展示了BSV相比于传统Verilog开发的优势。

• 1
• 0
• 0

lightatbluesky/StarFive_Recovery

• 1
• 0
• 0

lightatbluesky/starfive_u-boot

starfive version u-boot.