使用状态机的方法实现了risc-v rv32I的基本运算指令中断采用自定义中断,IDE quartus ，IC EP4CEE6E22C8N
使用状态机的方法实现了risc-v rv32I的基本运算指令中断采用自定义中断,IDE quartus ，IC EP4CEE6E22C8N
高云fpga riscv cpu实现 并移植freertos
STM32 ST-LINK Utility 外置flash下载算法，将build 中的elf文件改为.stldr后缀放在**ST-LINK Utility\ExternalLoader文件夹下即可
实现了无流水线的RISC-v RV32I处理器，同时带有Debug功能，处理器中断采用自定义方式，支持停机调试和非停机调试，停机调试在另一个git仓库，非停机调试需要自己编写软件，带有64k的串口内存模块，上位机程序在win_tool文件夹中，代码基于Cl编译器编写（微软的编译器，我将其剥离出来，使用Make工具来编译了）
最近一年贡献：49 次
最长连续贡献：4 日
最近连续贡献：2 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request，其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。